機器能造出更先進的機器，這聽起來像是科幻情節，但隨著Cadence等企業藉助生成式 AI，設計、驗證同樣搭載 AI 技術的新一代處理器，這一概念正逐步成為現實。
在集成電路發展初期，晶元全靠人工設計。此後半個多世紀里，半導體複雜度急劇提升、製程工藝不斷微縮，如今只能依靠晶元本身來完成晶元設計。Cadence正是為此提供軟體的電子設計自動化（EDA）廠商之一。
即便有這類軟體輔助，晶元設計流程依舊耗時且易出錯。而隨著生成式 AI 興起，Cadence等企業開始探索自動化實現這些流程的新方式。
最新案例便是Cadence本周二發布的ChipStack AI 「超級」 智能體。該平台可自動完成設計編碼、運行測試平台、制定測試方案、統籌回歸測試等任務，在問題出現時及時調試解決。
簡單來說，Cadence打造了一款面向晶元設計的 AI 代碼助手。儘管這聽起來像是給晶元做 「隨性編碼」，但公司強調，這款智能體設有完善的防護機制，能有效限制 AI 幻覺。
Cadence CEO 阿尼魯德・德夫根在官方聲明中表示：「通過能自主調用底層工具的智能體，我們幫助客戶在核心設計與驗證環節實現生產力大幅提升，同時讓稀缺的工程人才專註於創新。」
至於擔心這會變成《終結者》里天網那樣的局面，大可不必。雖然 AI 可用來設計更優秀的 AI 晶元，但想要實現半導體供應鏈全環節自動化，還有很長的路要走。
ChipStack 實際上由多個子智能體組成，Cadence將其稱作虛擬工程師，分別負責 IP 設計、驗證、簽核、調試以及片上系統（SoC）布局等工作。
據Cadence介紹，該智能體遵循一套標準流程：先讀取待設計/測試晶元的全部信息，包括規格文件、設計概要，以此構建晶元的認知模型；再基於該模型確定需要完成的測試，生成所需代碼，並在過程中整合工程師反饋；之後智能體可調用其他 EDA 工具，一旦出現故障，會自動生成調試代碼解決問題。
這項能力並不局限於Cadence自有模型。公司稱，ChipStack 既可以本地部署，使用客戶偏好的開源權重模型，也能搭載 OpenAI 等廠商的雲端模型。例如，用戶可藉助英偉達 NeMo 框架，針對自身設計流程定製模型。
Cadence聲稱，該智能體能將生產力最高提升10倍，這一說法已吸引高通、Altera 、英偉達等多家頭部晶元廠商關注。
Cadence也並非唯一試水智能體技術的 EDA 廠商。在 CES 展上，英偉達就曾宣布，正與西門子 EDA 合作，將同類智能體功能引入其自研晶元設計平台。而在去年 12 月，英偉達已向新思科技（Synopsys）砸下 20 億美元，通過收購普通股推動 GPU 加速覆蓋各類模擬工作負載，EDA 正是核心應用場景之一。
