3月25日，半導體封裝技術廠商sarcina technology宣布，推出其創新的 ai chiplet平台，該平台旨在實現可根據特定客戶要求量身定製的先進 ai 封裝解決方案，可以在單個封裝中創建大至 100 x 100 毫米的矽片系統。
據介紹，該平台利用日月光（ase）的 focos-cl（fan-out chip-on-substrate-chip last）封裝技術，包括一個中介層，該中介層支持使用 ucie-a 進行晶元間互連的晶元，從而提供經濟高效、可定製的尖端解決方案。
sarcina 致力於提供獨特的平台，為 ai 應用提供高效、可擴展、可配置且經濟高效的半導體封裝解決方案，從而突破 ai 計算系統開發的界限。隨著 ai 工作負載的不斷發展，需要能夠支持更高計算需求的越來越複雜的封裝解決方案。sarcina 的新型中介層封裝技術將領先的內存解決方案與高效互連集成在一起。無論是優先考慮成本、性能還是功率效率，sarcina 的新 ai 平台都能滿足您的需求。
sarcina technology 首席執行官 larry zu 博士表示：
「六年前，在對集成一個 asic 和兩個 hbm 的 2.5d 硅 tsv 中介層封裝進行原型設計後，我們預測這項技術將實現高度複雜的計算解決方案。如今，在 ucie 等 rdl 晶元間互連的推動下，這一願景正在成為現實。」
larry zu 博士繼續說道：「藉助 focos 組裝技術，我們正在進入 ai 計算的新時代。我們的 ai 平台提供更高的效率和定製化，並且是生成式 ai 晶元行業中成本最低的。這確保了我們的客戶在快速發展的 ai 領域保持競爭力。」
sarcina 團隊已成功開發出一款中介層，每個模塊的數據介面高達 64 位，數據速率高達 32 gt/s。這在帶寬和數據速率方面均達到了 ucie 2.0 標準規定的最高 ucie-a 性能。為了進一步提高數據傳輸吞吐量，可以沿矽片邊緣並行排列多個模塊。此外，還可以選擇 lpddr5x/6 封裝內存晶元和 hbm。
sarcina 在設計高功率、高性能半導體封裝方面擁有豐富的專業知識。這使得半導體初創公司可以專註於開發用於生成式 ai 和邊緣 ai 訓練的高效演算法，而無需昂貴的硅後設計和製造團隊。初創公司只需開發自己的矽片並將其交給 sarcina 進行硅後封裝，即可簡化流程並降低成本，同時保持高性能。sarcina 的 die-to-die 中介層解決方案使 ai 客戶能夠使用小晶元形成大矽片區域，以令人滿意的晶圓良率支持高性能計算。這種大封裝設計允許集成更多內存，這對於需要快速並行數據處理的生成式 ai 應用至關重要。
新款 sarcina ai 平台的主要特點：
經濟高效的晶元設計：昂貴的 soc 解決方案的經濟高效的替代方案。
採用 ucie-a 標準的快速晶元間互連：每個模塊高達 64 位數據介面，每通道傳輸速度高達 32 gt/s。支持 ucie 2.0 標準規定的多模塊配置、互連冗餘和邊帶配置。
focos-cl 先進封裝技術：一種經濟高效的替代方案，可替代昂貴的 2.5d tsv（硅通孔）硅中介層技術，以及其他昂貴的解決方案，如帶有扇出型 rdl 互連的硅橋晶元。
lpddr5x/6 和 hbm 選項：提供卓越的內存帶寬和效率，以支持各種 ai 工作負載。lpddr6 內存還採用類似於 hbm 的 3d 堆疊技術，實現約 10 gt/s 的數據速率。
可擴展的封裝尺寸：支持最大 100 mm x 100 mm 的封裝尺寸，可實現多樣化 ai 應用的可擴展性。
功率規格：強制風冷<500w，液冷最高可達1000w，提供靈活的部署選擇。
內存集成：支持最多 20 個 lpddr5x/6 內存晶元或最多 8 個 hbm3e 晶元，為 ai 工作負載提供高速數據處理。
sarcina表示，其ai chilet平台的推出將改變自主系統、數據中心和科學計算等行業的人工智慧計算能力。
編輯：芯智訊-林子
