消息稱AMD Zen 6 架構引入多層 3D 堆疊緩存

it之家 7 月 4 日消息，消息源 moore's law is dead（mlid）在最新一期視頻中，曝料稱 amd 將變革 zen 6 架構，通過多層 3d 堆疊緩存，相比較 zen 5 架構，fp ipc (浮點運算每時鐘指令數) 增幅可達到 6~8%。

在 zen 5 架構上，每個 3d v-cache 層最高可以緩存 64mb，而在 zen 6 架構上，增加到 96mb。

it之家援引博文介紹，此外 amd 還計劃重新設計芯粒（chiplets），每個核心複合晶元（ccd）可以容納 12 核，意味著消費級桌面和筆記本電腦最多能擁有 24 個核心。

在單 ccd ryzen 處理器上，由於 ccd 包含 48mb（每個核心 4mb）和一層 3d v-cache（96mb）計算，其 l3 緩存可以達到 144mb（48+96）。

如果按照堆疊雙 3d v-cache 計算，那麼 l3 緩存最高可以達到 240mb（96 + 96 + 48）。此外，zen 6 架構還預計將帶來更高的核心頻率和更多的核心數量，結合先進的台積電製程工藝，這將使其在性能上更具競爭力。