近日，台積電聯合台大、麻省理工宣布，在1nm以下晶元方面取得重大進展，研究成果已發表於Nature。
該研究首度提出利用半金屬Bi作為二維材料的接觸電極。它可以大幅降低電阻並提高電流，使其效能媲美硅材料，有助於半導體行業應對未來1納米世代的挑戰。
論文中寫道，目前硅基半導體已經推進到5nm和3nm，單位面積容納的晶體管數量逼近硅材料物理極限，效能無法逐年顯著提升。此前，二維材料被業內寄予厚望，卻始終掣肘於高電阻、低電流等問題。
據介紹，該發現是由麻省理工團隊首先發現的，隨後台積電將「易沉積製程」進行優化，而台大電機系暨光電所教授吳志毅團隊則通過運用氦離子束微影系統（Helium-ion beam lithography）將元件通道成功縮小至納米尺寸。
如今各大廠商都在先進位程方面積極花大功夫研究。
在月初，IBM宣布造出了全球第一顆2nm工藝的半導體晶元，使用了GAA環繞柵極晶體管技術。
核心指標方面，IBM稱該2nm晶元的晶體管密度（MTr/mm2，每平方毫米多少百萬顆晶體管）為333.33，幾乎是台積電5nm的兩倍，也比外界預估台積電3nm工藝的292.21 MTr/mm2要高。
性能方面，IBM表示他們的2nm工藝在同樣的電力消耗下，其性能比當前7nm高出45%，輸出同樣性能則減少75%的功耗。
不過IBM量產2nm工藝的難度也不小，因為如今技術還處於實驗室階段，IBM還沒有大規模生產的條件。
而在台積電這邊，4月下旬的時候台積電更新了其製程工藝路線圖，稱其4納米工藝晶元將在2021年底進入「風險生產」階段，並於2022年實現量產；3納米產品預計在2022年下半年投產， 2納米工藝正在開發中。
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-