华中科大开发高精度薄膜沉积解决方案，为下一代纳米制造提供方向

2022年09月29日17:18:28 科学 1065

早在 60 多年前，美国理论物理学家理查德·费曼（Richard Feynman）就曾提出：“在未来，我们能按照我们想要的方式排列原子！”

面向集成电路先进制程节点，极小线宽、超高密度、新材料新器件结构的三维集成，对制程工艺精度和可靠性都提出了极严苛的要求。

近期，华中科技大学团队提出了一种“化繁为简”的高精度薄膜沉积解决方案，他们采用选择性原子层沉积技术（Atomic layer deposition，ALD），在一系列氧化物衬底进行了介电层堆叠沉积的研究。

相比于繁琐的光刻、刻蚀等多步工序，上述选择性原子层沉积可以实现在氧化物衬底上“一步法”介电层对准生长。通过该方法可提升集成电路制造效率与精准度、避免套刻误差，有望加速半导体领域小型化工艺的进展，为下一代纳米制造工艺提供新的方向。

相关成果受到国际半导体科技巨头的关注，先进制程全球领跑者台积电认为：“选择性 ALD 能更好地控制沉积过程，是半导体先进节点中的使能技术[1]。”

韩国三星在 Applied Surface Science 上发表评论称：“区域选择性 ALD 减少制程步骤的数量来实现自对准制造，是节省时间和成本的方法[2]。”

ALD Academy 创始人、北卡罗莱纳州立大学格雷戈里·帕森斯（Gregory N. Parsons）教授对媒体表示：“我们兴奋地见证了由自上而下到自下而上这一创新方法转变的出现。选择性原子层沉积技术有望助力微电子领域，由华中科技大学团队提出的材料与制造方法被应用在电子制造流程中[3]。”

此外，该团队基于选择性原子层沉积技术的系列论文还受到了该领域研究人员的广泛关注，包括日本 TEL、韩国 SK 海力士、比利时 IMEC、美国 Lam Research 和 Applied Materials 等[4-8]。

7 月 27 日，相关论文以《表面酸性诱导的氧化钽在电介质上的固有选择性原子层沉积》（Surface Acidity-Induced Inherently Selective Atomic Layer Deposition of Tantalum Oxide on Dielectrics）为题发表在Chemistry of Materials 上[9]。

该论文第一作者为华中科技大学机械科学与工程学院博士生李易诚、共同通讯作者为华中科技大学曹坤副教授、陈蓉教授。

用“一步法”实现类似材料表面的选择性生长

原子尺度协同制造技术是微纳制造突破精度极限的关键，是特征尺度为原子至纳米范围的功能结构、器件与系统的设计和制造基础。因此在微纳电子、纳米材料等领域的应用，该技术有利于规模化制造的实现。

选择性原子层沉积技术的特性在于“选择”，也就是说，其仅在特定表面或特定位置生长，而未被选择的其他表面则可保持不变。

该研究的主要突破在于，通过“一步法”实现了表面性质类似的氧化物衬底材料的选择性生长。在以往研究中，选择性沉积依赖于表面性质差异较大的衬底，比如金属与电介质或半导体与电介质。

审稿人对该研究评价道：“该研究非常有趣，因为在化学性质相似的底物上获得了固有的选择性，并且选择性非常高。”

另一方面，芯片先进制程中依赖反复沉积-光刻-刻蚀多步骤，通过“一步法”能有望简化一部分繁琐、复杂的工艺步骤。选择性沉积在一次光刻定义的细微图案化结构上实现对准生长，能有效避免光刻套刻误差，通过一步替代多步，减少同精度二次光刻步骤。

在以往研究中，选择性沉积借助小分子抑制剂、单分子层钝化膜等作为模板对特定区域进行沉积阻挡，当特征尺寸进一步缩小，对三维纳米结构的需求增加时，选择合适的分子模板变得困难，固有选择性 ALD 由于不使用钝化分子层模板和去除步骤，是一种重要的方法以简化工艺。

尤其是在 10nm 以下的先进制程中，由于特征尺寸缩小，互连密度进一步提升，层数增加到 10 层以上，工艺成本高、良率低。

该方法利用金属与氧化物之间的差异性，通过前驱体的选取，反应温度、分压动力学调控，实现低介电材料在氧化物表面生长实现高精度自对准，极具发展优势。

图丨表面酸度诱导的相似材料表面的固有选择性原子层沉积（来源：Chemistry of Materials、该团队）

该研究始于一次偶然的实验发现，在研究过程中，最大的难点在于相似的氧化物表面如何实现差异化的选择性沉积。他们经历了反复试错、调整，循环往复前进上升的过程。

该团队介绍：“在这种类似的氧化物表面，我们想实现选择性沉积，就需要大量工艺尝试来放大它的表面差异。”

研究人员发现了原子层沉积前驱体在氧化物表面反应特定的氢传递机制，发现在该体系中，氧化物载体的酸碱性差异是影响前驱体在表面化学吸附的关键因素，从而实现了选择性沉积。

自下而上将结构一层层“搭建”起来

通常，芯片制程反映了芯片的性能。科学家往往用 28nm、14nm、7nm、5nm 等来表示集成电路的先进性，越小的制程性能越优越。

以手机处理器中 5nm 制程的芯片为例，在这幺小的尺度、这么高的密度下，其制造挑战是巨大的。通过选择性沉积基础研究的原理创新以及方法改进，可以逐步提高加工精度极限，从而有望解决可实用复杂纳米结构制造问题。

目前，原子层沉积技术、选择性原子层沉积在全球尚处于探索阶段，换句话说，在原子沉积技术上，中国与国外是“并行”的状态。

“这个技术使用在芯片领域，还需要比较漫长的过程。但值得关注的是，一旦国外开始将该技术应用于芯片领域，由于我们于国外研发几乎同期、技术水平也相当，我们可做到该技术自主而不被‘卡脖子’。”该团队表示。

图丨陈蓉教授团队选择性原子层沉积小组（来源：该团队）

当然，芯片制程只是该技术的应用场景之一，在金属上生长、高介电常数材料在和金属栅体表面一些自对准生长，能扩大工艺窗口，让该工艺可真正在产业使用，包括相关设备的研发等，使工艺和设备得以配套。

不同于一般化学沉积法的自下而上，原子层沉积是自上而下发展，这相当于颠覆了传统的加工制造过程。自下而上，意味着与传统从上而下的光刻、刻蚀等工艺不同，而是“自下而上”一层层将结构像乐高积木那样“搭建”起来，这样可将结构做得更精细，也满足集成电路领域小型化发展的市场需求。

该团队介绍：“选择性沉积是业界期待的变革性技术，包括IMEC、Lam Research、台积电等都在积极研发相关技术。”

有报告显示，现在集成电路行业增长最快、达到两位数的设备，是光刻机和原子层沉积设备。这说明原子层沉积在往后的芯片先进制程中必不可少，而且也是该领域增长最快的方向之一。

据悉，目前该团队已获得基本的展示样品，并正在与相关公司进行技术的产业转化。该团队表示，“未来我们将更多地和企业加强合作，真正地在芯片制程把该工艺用上。与此同时，我们也会解决一些工程化的问题。”未来如果将该技术在生产线应用，需要考虑更多贴合实际生产方面的问题，例如工艺可靠性、对工艺良率的影响、工艺成本等。

深耕原子层沉积十余年，为纳米制造领域的终极解决方案不懈努力

陈蓉教授是选择性原子层沉积技术最早一批的研究学者，并兼备产业和科研的相关经验。她博士毕业于斯坦福大学，研究方向是原子层沉积技术在芯片中的高介电金属闸极技术制程（high-k/metal gate）工艺中的应用。

陈蓉在博士毕业后曾在美国应用材料公司和美国英特尔研究院担任高级技术职务，从事电子器件制备工艺及相关工艺设备的研究开发。2011 年，她归国入职华中科技大学，并成立独立课题组。

陈蓉教授课题组在原子沉积技术方向已探索多年，该课题组研究方向包括选择性原子层沉积方法，纳米颗粒制备与改性，柔性电子制造薄膜生长工艺与装备，光电显示、光电转换器件制备。

他们开发围绕原子层沉积技术还进行了不同工艺的理论创新，以及应用拓展。该团队揭示了前驱体键合能与基底表面吸附能共同驱动的定位生长机制，建立选择性分区判定准则，首次提出晶面选择性 ALD 工艺，精度突破至原子级[10-14]。

图丨陈蓉教授团队合影（来源：该团队）

理论方面，面向原子尺度的制造精度要求，该团队进一步提出了在同种材料的晶面/位点的选择性生长机理。通过研究表面最基本的反应机理，包括用量子力学第一性原理计算去研究表面反应，包括一些吸附势垒这些基础的问题，以解释选择性沉积的源头。

目前，该课题组在半导体制造工艺、发光显示、光通讯等技术方面也与相关公司进行产学研合作，部分研究成果进行了转化，有望进一步推进工程化应用。未来，他们还将开拓原子层沉积到更广泛的应用领域，比如光伏、传感器、光学镀膜等方面。

在原子水平上，他们有新的作用力，新的可能性，新的效应，制造和再生产的问题将大不相同。例如，要实现高精度纳米制造，需要深入研究原子级沉积的机理；虽然表征技术正在蓬勃发展，但单原子表征和操纵技术仍有很大的改进空间；为了实现复杂的纳米结构制造，多种材料的多工艺耦合是必不可少的。但是如何实现流程集成，研究人员正在积极探索。

除了以高精度制造薄膜和纳米结构外，精度和加工效率也是相互抑制的因素。如何在新兴应用中实现高精度的大批量制造，例如显示面板、太阳能电池封装等。

为满足相应大面积制造上的精度和效率的要求，提出了连续空间隔离 ALD 方法，以原子精度实现纳米级幅面上的快速制造，也是所见报道的国际上最快。实现了纳米叠层膜的大幅面原子精度均匀沉积。

集成电路制造是微纳制造的典型代表，随着半导体制造工艺节点迈入近原子尺度，制造精度必须处于原子水平，以原子为基本构筑“积木”单元，以自下而上的方式构筑是一个长期的梦想，被认为是“纳米制造领域的终极解决方案”。