消息称AMD Zen 6 架构引入多层 3D 堆叠缓存

it之家 7 月 4 日消息，消息源 moore's law is dead（mlid）在最新一期视频中，曝料称 amd 将变革 zen 6 架构，通过多层 3d 堆叠缓存，相比较 zen 5 架构，fp ipc (浮点运算每时钟指令数) 增幅可达到 6~8%。

在 zen 5 架构上，每个 3d v-cache 层最高可以缓存 64mb，而在 zen 6 架构上，增加到 96mb。

it之家援引博文介绍，此外 amd 还计划重新设计芯粒（chiplets），每个核心复合芯片（ccd）可以容纳 12 核，意味着消费级桌面和笔记本电脑最多能拥有 24 个核心。

在单 ccd ryzen 处理器上，由于 ccd 包含 48mb（每个核心 4mb）和一层 3d v-cache（96mb）计算，其 l3 缓存可以达到 144mb（48+96）。

如果按照堆叠双 3d v-cache 计算，那么 l3 缓存最高可以达到 240mb（96 + 96 + 48）。此外，zen 6 架构还预计将带来更高的核心频率和更多的核心数量，结合先进的台积电制程工艺，这将使其在性能上更具竞争力。