Chiplet生逢其時，中國半導體企業如何藉此破局？| 晶元行業觀察

編者按：

作為半導體EDA領域新秀企業之一的瞬曜EDA近日與張通社聯合打造了「晶元行業觀察」欄目，通過結合媒體人與晶元行業從業者的認知與觀點，旨在分享半導體行業現狀與趨勢，以饗讀者，歡迎留言交流。

近年來，關於「摩爾定律」即將走向終結的觀點大行其道，「後摩爾時代」已成為業內一大熱詞。隨之而來的問題是，如何在現有的工藝製程下，既能繼續提升晶元的性能，又能保持成本不變或降低？

處於風口當中的Chiplet技術，正被不少業內人士視為摩爾定律放緩之後、中國半導體企業彎道超車的機會。尤其是華為被美國制裁、先進晶元受制之後，Chiplet備受市場關注。據Omdia報告，到2024年，Chiplet的市場規模將達到58億美元，2035年則超過570億美元，Chiplet的全球市場規模將迎來快速增長。

事實上，Chiplet並非是一個新的概念，其概念最早源於1970年代誕生的多晶元模組，即由多個同質或異質的較小晶元組成大晶元，也就是從原來設計在同一個SoC中的晶元，被分拆成許多不同的小晶元分開製造再加以封裝或組裝，故稱此分拆之晶元為「小晶元」（Chiplet）。

2015年，Marvell創始人周秀文博士在ISSCC 2015上提出MoChi（Modular Chip，模塊化晶元）概念，這是Chiplet最早的雛形。近年來，這個概念開花結果，AMD、英特爾、台積電、英偉達等國際晶元巨頭均開始紛紛入局Chiplet。同時，隨著入局的企業越來越多，設計樣本也越來越多，開發成本也開始下降，大大加速了Chiplet生態發展。

01.Chiplet：延續摩爾定律的新法寶

目前，主流系統級單晶元（SoC）都是將多個負責不同類型計算任務的計算單元，通過光刻的形式製作到同一塊晶圓上。作為先進封裝技術的代表，Chiplet走向了和傳統SoC完全不同的道路。它將複雜晶元拆解成一組具有單獨功能的小晶元單元die（裸片），通過die-to-die將模塊晶元和底層基礎晶元封裝組合在一起，類似於搭建樂高積木，形成一個系統晶元，以實現一種新形式的IP復用。

Chiplet技術的發展和興起，既是技術發展需要，也是經濟規律的驅動。如今單品出貨上億的手機SoC研發成本往往達到10億美元以上，而物聯網細分領域的出貨和利潤難以覆蓋這樣的研發投入。為此，晶元行業正在積極探索在單個封裝里實現分解SoC、多晶元異構集成的Chiplet技術，來平衡這種研發投入上升和出貨量下降之間的矛盾。

從其技術特點和當前進展綜合來看，Chiplet的優勢主要歸結為幾個方面：首先，Chiplet可以大幅提高大型晶元的良率。目前在高性能計算、AI等方面的巨大運算需求，推動了邏輯晶元內的運算核心數量快速上升，同時配套的SRAM容量、I/O數量也在大幅提升，整個晶元晶體管數量暴漲。而通過Chiplet設計，可將超大型的晶元按照不同的功能模塊切割成獨立的小晶元，進行分開製造，既能有效改善良率，也能夠降低因不良率導致的成本。

其次，Chiplet可以降低設計的複雜度和設計成本。若在晶元設計階段，就將大規模的SoC按照不同的功能模塊分解為一個個的芯粒，那麼部分芯粒可以做到類似模塊化的設計，而且可以重複運用在不同的晶元產品當中。這樣可以大幅降低晶元設計的難度和設計成本，同時也有利於後續產品的迭代，加速產品的上市周期。

此外，Chiplet還能降低晶元製造的成本。將SoC進行Chiplet化之後，不同的芯粒可以根據需要來選擇合適的工藝製程分開製造，然後再通過先進封裝技術進行組裝，不需要全部都採用先進的製程在一塊晶圓上進行一體化製造，這樣可以極大的降低晶元的製造成本。

儘管優勢突出，並不是所有晶元都適合使用Chiplet，不少情況下單顆集成的系統晶元會更有價值。相較之下，AI晶元對於晶元的設計規模要求最高，且需整合高頻寬記憶體，高速I/O、高速網路等模組。Chiplet架構一般採用3D集成方案，減小了晶元面積，擴展了空間，是對AI晶元最佳、最具經濟效益的設計。

此外，國內半導體創業企業中做CPU、GPU等「大晶元」的企業越來越多，隨著功能集成要求更多，性能要求更高，設計面臨的挑戰也越來越大，Chiplet則可以實現不同功能模塊的區隔，根據各自的最優迭代節奏分階段演進，有效降低研發難度。

Chiplet也非常適合汽車自動駕駛晶元。由於汽車自動駕駛晶元對於算力要求非常高，晶元的面積很大，成本很高，車規級的認證周期又很長，採用Chiplet設計，不僅可以降低設計難度、提升良率、降低設計和製造成本，更為關鍵的是還能夠提供更高的安全性和快速迭代。

在數字經濟趨勢下，各種超大算力晶元將有望率先採用基於Chiplet的設計實現思路和工程實踐方法。高性能伺服器/數據中心、自動駕駛、筆記本/台式電腦、高端智能手機等將在未來幾年成為Chiplet的主要應用場景，引領該市場增長。

02.UCIe：Chiplet 互聯標準的關鍵一步

儘管有諸多優勢加持，但Chiplet也面臨不少挑戰。受限於不同架構、不同製造商生產的die之間的互連介面和協議的不同，設計者必須考慮到工藝製程、封裝技術、系統集成、擴展等諸多複雜因素。同時還要滿足不同領域、不同場景對信息傳輸速度、功耗等方面的要求，使得Chiplet的設計過程異常艱難，而解決這些問題的最大挑戰就是缺少統一的互連標準協議。

此外，隨著Chiplet逐步發展，未來來自不同廠商的芯粒之間的互聯需求必然會爆發。因此，在技術成熟和形成商業潮流之前，行業廠商需要搭起一座Chiplet互聯介面標準化的「橋樑」。

今年3月，AMD、Arm、英特爾、高通、三星、台積電、微軟、谷歌、Meta、日月光十家半導體產業上下游企業組成UCIe（Universal Chiplet Interconnect Express）產業聯盟。對於半導體行業來說，眾星捧月般的UCIe問世，意味著一個可以推廣普及的Chiplet 標準來了！

作為一個由諸多半導體、科技巨頭所建立的組織，UCIe產業聯盟已經推出UCIe 1.0標準，UCIe 1.0標準是針對Chiplet技術建立的，它定義了封裝內Chiplet之間的互連，以實現Chiplet在封裝級別的普遍互連和開放的Chiplet生態系統。

該標準是一個三層協議，物理層負責電信號、時鐘、鏈路協商、邊帶等，裸片適配層（Die-to-Die Adapter）為芯粒提供鏈路狀態管理和參數協商，它可選地通過循環冗餘校驗 （CRC）和重傳機制保證數據的可靠傳輸，UCIe介面通過這兩層與標準互連協議層相連。

此前，各廠商實現芯粒封裝均採用獨家定製技術，這給芯粒技術進一步普及帶來了很高的成本和阻力，UCIe介面技術標準化以後，讓終端使用者打造SoC晶元時，可以自由搭配來自多個廠商生態系統中的小晶元零件，這將加速推動開放的Chiplet平台發展，並橫跨x86、Arm、RISC-V等架構和指令集。

值得注意的是，一個月後，芯原微電子、超摩科技、芯和半導體、芯耀輝等中國大陸半導體企業相繼宣布加入該聯盟，UCIe迎來了首批中國軍團。截至目前，摩爾精英、燦芯半導體、憶芯科技、芯耀輝、牛芯半導體、芯雲凌、長鑫存儲、超摩科技、希姆計算、世芯電子、阿里巴巴、OPPO、愛普科技、芯動科技、藍洋智能等多家國內企業已成為UCIe聯盟成員，為發力Chiplet的中國半導體產業注入了一針強心劑。

03.多路並進,助推Chiplet技術在國內發展

對於中國半導體而言，Chiplet被視為中國與國外差距相對較小的先進封裝技術，有望帶領中國半導體產業在後摩爾時代實現質的突破。中國企業亦在Chiplet上有所作為，積極融入UCIe生態，走向Chiplet研發的道路。

華為海思是國內最早嘗試Chiplet的廠商之一。2014年，華為海思與台積電合作的64位Arm架構伺服器處理器Hi16xx，採用台積電異構CoWoS 3D IC封裝工藝，將16nm邏輯晶元與28nm I/O晶元集成在一起，實現了具有成本效益的系統解決方案，可以視為早期Chiplet實踐。

除華為之外，國內其他諸多半導體公司也有了驚喜的進步。如芯原股份有望是業內首批推出商用Chiplet的公司，近年來一直致力於Chiplet技術和產業的推進。基於「IP晶元化，IP as a Chiplet」和「晶元平台化，Chiplet as a Platform」兩大設計理念，芯原推出了基於Chiplet架構所設計的高端應用處理器平台，目前該平台12nm SoC版本已完成流片和驗證，正在進行Chiplet版本的迭代。

在Chiplet領域已耕耘多年的芯動科技，推出的首款高性能伺服器級顯卡GPU「風華1號」就使用了Innolink Chiplet技術，將不同功能不同工藝製造的Chiplet進行模塊化封裝，成為一個異構集成晶元。2022年4月，它又率先推出國產自主研發物理層兼容UCIe標準的IP解決方案——Innolink™ Chiplet。據悉，這是國內首套跨工藝、跨封裝的Chiplet（芯粒）連接解決方案，且已在先進工藝上量產驗證成功。

寒武紀在2021年11月發布了其第三代雲端AI晶元思元370，基於7nm製程並且是其首款基於Chiplet技術的AI晶元，在一顆晶元中封裝2顆AI計算芯粒（MLU-Die），每一個MLU-Die具備獨立的AI計算單元、內存、IO以及MLU-Fabric控制和介面，通過MLU-Fabric保證兩個MLU-Die間的高速通訊，可以通過不同MLU-Die組合規格多樣化的產品，實現不同算力、內存和編解碼器的組合。

摩爾精英也在探索建立一個SiP的平台，通過嚴選的SiP晶元、借力現有的KGD裸片過渡，統一晶元生產和品質控制，建立一站式Chiplet研發、生產、銷售協作平台，從而能讓更多的晶元企業享受到SiP設計和柔性生產的服務。

除了上述廠商，相繼宣布加入UCIe聯盟的超摩科技、芯耀輝等公司，以及正在默默採用Chiplet技術攻堅的諸多高性能CPU、GPU和大型AI晶元初創公司等，國內晶元設計、應用產業鏈都積极參与到全球Chiplet生態系統中一起協作，為相關行業技術規範、標準的完善添磚加瓦。

04.Chiplet潮流下的危與機

雖然Chiplet正展現出諸多好處和市場潛力，但是要充分發揮其效力，仍面臨著一些需要解決的難題和挑戰。

其中，解決互聯標準只是第一步，要將Chiplet真正結合在一起，最終還要依靠先進封裝。目前台積電擁有CoWoS/InFO、英特爾擁有EMIB、Fovores 3D等，Chiplet使用的先進封裝多種多樣，而UCIe1.0標準沒有涵蓋用於在小晶元之間提供物理鏈接的封裝/橋接技術。未來隨著Chiplet 技術的發展終究會使小晶元間的互聯達到更高的密度，要應對先進封裝功能和密度的不斷提升，散熱、應力和信號傳輸等都是重大的考驗。

對於晶元設計來說，雖然依託Chiplet無需再去設計複雜的大晶元，但是將SoC分解Chiplet化，並將其整合到一個2.5D/3D封裝當中，會帶來系統複雜度的大幅提升，在系統設計方面存在較大挑戰。

晶元測試層面，將一顆大的SoC晶元拆分成多個芯粒，相較於測試完整晶元難度更大，尤其是當測試某些並不具備獨立功能的Chiplet 時，測試程序更為複雜。同時，為了提升合封后的整體良率，Chiplet集成也對測試和質量管控提出了更高的要求，此外也對晶圓級CP與Chiplet合封后成品FT測試流程和測試設備提出更高挑戰。

除了晶元設計、驗證、封裝與測試以外，支持Chiplet晶元設計的EDA工具鏈以及生態是否完善，是否可持續發展，也是Chiplet技術成功所需要解決的關鍵問題。Chiplet技術需要EDA工具從架構探索、晶元設計、物理及封裝實現等提供全面支持，以在各個流程提供智能、優化的輔助，避免人為引入問題和錯誤。

UCIe 1.0在很大程度上是一個「起始」標準，本質上只定義了2D和2.5D晶元封裝，而沒有3D直接die-to-die技術（如即將推出的fooveros direct）。隨著3D晶元封裝的出現，Chiplet理念下不同die的堆疊，同樣將面臨可靠性、信號完整性、電源完整性、熱分析等一系列模擬分析驗證問題，需要EDA與晶元設計廠商攜手破解。

針對於此，芯和半導體早在去年年底已全球首發了「3DIC先進封裝設計分析全流程」EDA平台，是業界首個用於3DIC多晶元系統設計分析的統一平台，為用戶構建了一個完全集成、性能卓著且易於使用的環境，提供了從開發、設計、驗證、信號完整性模擬、電源完整性模擬到最終簽核的3DIC全流程解決方案，全面支持2.5D Interposer、3DIC和Chiplet設計。

成立於2021年4月的中國EDA創新「黑馬」瞬曜 EDA，不僅在數字驗證領域，用「中國高鐵」的方式，填補了數字晶元驗證在目前市場上的技術空白，並在成立不到一年的時間內就獲得了客戶訂單，得到了客戶的積極認可與肯定。

在日前舉辦的CCF Chip 2022大會上，公司創始人傅勇在國產數字EDA工具鏈技術論壇上，分析了Chiplet設計方法學對數字驗證的新挑戰，並介紹了瞬曜為解決系統級高速驗證和模擬方面的需求所做的努力。

目前，瞬曜EDA推出了RTL高速模擬器ShunSim，該高速模擬器可以實現對百億門超大規模集成電路的模擬驗證，效率較市面上的傳統模擬器高出10-100倍，產品內置經過了大量商用案例驗證的穩健安全的模擬內核Verilator，具備商業廣闊前景和持續迭代能力。

據傅勇介紹，ShunSim採用了智能編譯分割技術，能夠將原本跑在一個 CPU 上的設計，分割成好幾個小的模塊進行，這使 ShunSim 能夠充分發揮多伺服器多核並行算力，十分適合Chiplet晶元設計。

同時，為完善驗證方案，增強晶元驗證效率，瞬曜開發了全新一代系統級驗證方案YAOVIP，幫助晶元設計師更快、更準確的定位和發現問題。由此，瞬曜EDA基於這兩大產品線構建的平台級晶元驗證解決方案，可為Chiplet等關鍵晶元設計，提供專業的數字驗證方案和服務支持。

「作為SoC的後繼者，Chiplet對於國產半導體行業是一個很好的發展機遇。作為EDA廠商，瞬曜非常希望有機會與各IP廠商、高校、研究所合作，切實拿出不一樣的技術方案。」誠如傅勇所言，Chiplet新型設計技術的出現，對國內集成電路產業無疑是後來居上的有利契機，而UCIe 1.0標準的推出，將會打通芯粒跨廠商互聯的最後一道屏障，助力半導體產業的發展。

但Chiplet模式的發展還有很長的路要走，它既是一次技術升級，包括封裝測試技術、EDA工具、晶元架構設計等，也可能帶來一次對傳統半導體產業鏈的重構。面對接下來的Chiplet在全球市場上的井噴式增長，中國半導體企業踏上風口卻仍需努力，通力合作，拿出一流的Chiplet產品，方能提升我國半導體在高性能晶元上的生產能力，站上後摩爾時代的大舞台。