业界考虑进一步放宽 HBM 内存高度限制，混合键合导入恐再延后

it之家 3 月 8 日消息，hbm 高带宽内存的一大演进趋势是堆叠层数的增加，在目前的 hbm4 世代主流堆叠层数是 12 / 16。jedec 在制定 hbm4 规范时已经放宽了一次堆栈高度限制，从 720µm 提升到了 775μm。

而参考韩媒 zdnet korea 与 etnews 的报道，面对下一代堆叠可达 20 层的 hbm，行业正在考虑进一步放宽高度限制至 800µm 乃至更多。

如果想在现有的 775μm 内以现有堆叠容纳 20 层 dram，则需要对 dram 晶圆进行大幅减薄，这会增加晶圆损坏的风险，进一步降低本已足够复杂的 hbm 的良率。

削减整体堆栈厚度的另一个方向是降低两层 dram 的间距，而这需要从键合方面着手。已被用于 nand 闪存的混合（铜）键合可大幅度降低间距，但其技术难度极高的同时也需要大量的设备投资。如果高度限制被放宽，混合键合的导入也将被延后。

zdnet korea 还提供了另一个视角：台积电在先进封装领域占据主导地位，对标准的制定也有很大话语权。而台积电推动的 3d 先进封装技术 soic 会导致与 hbm 堆栈配套的 xpu 复合体增高，这为 hbm“长高”提供了天然裕量。