盤點功率MOSFET典型應用的28個問題

2022年06月30日06:52:21 熱門 1579

近些年來，作者走訪過很多客戶，結識了大量的在一線從事電源設計和開發的工程師，在和他們的交流過程中，也遇到過許多技術的問題，然後大家一些分析這些問題產生的原因，並找到相應的解決方法。在這個過程中，我遇到過困惑迷茫，也體驗過成功喜悅，並和許多工程師成有為朋友，他們是我人生路的最堅實的快樂和財富，他們一直鼓勵我，將遇到的許多經驗分享出來，現在整理一些功率 MOSFET典型的應用問題，希望對廣大的電子工程師有所幫助。

問題 1：在功率 MOSFET 的應用中主要考慮哪些參數？在負載開關的應用中，如何計算其導通時間？PCB的設計，銅箔面積開多大會比較好？D、S 極的銅箔面積大小是否需要一樣？有公式可以計算嗎？

回復：MOSFET 主要參數包括 BVDSS，RDS(on)，Crss，Coss 以及 VGS(th)；同步 BUCK 變換器的下管、半橋和全橋電路，以及有些隔離變換器副邊同步整流管還要考慮內部二極管反向恢復等參數，要結合具體的應用。下面波形為感性負載功率 MOSFET 開通的過程。

功率 MOSFET 的開通過程，參考文獻：

基於漏極導通區特性理解 MOSFET 開關過程，今日電子：2008.11

理解功率 MOSFET 的開關損耗，今日電子：2009.10

功率 MOSFET 的開關損耗：開通損耗

理解功率 MOSFET 的開關過程

VGS(th)和 VGP 在功率 MOSFET 的數據表中可以查到，有些數據表中沒有標出 VGP，可以通過計算得到平台的電壓值。產生開通損耗的時間段為 t1-t2 和 t2-t3，t0-t1 時間段不產生開通損耗但是會產生延時。

在負載開關的應用中，要保證在 t3 時間後，輸出電容充電基本完成，就是電容的電壓基本等於輸入電壓，在這個過程中，MOSFEGT 工作在線性區，控制平台的電壓 VGP，就相當於控制了最大的浪涌電流，浪涌電流就不會對系統產生影響。因此導通時間要多長，由輸出的電容和負載的大小決定。

具體的計算步驟是：設定最大的浪涌電流 Ipk，最大的輸出電容 Co 和上電過程中輸出負載 Io。如果是輸出電壓穩定後，輸出才加負載，則取：Io=0。由下式可以算出輸出電容充電時間 t。

負載開關的應用通常在 D 和 G 極並聯外部電容，因此 t2-t3 時間遠大於 t1-t2，t1-t2 可以忽略，因此可以得到：t=t2-t3，由公式可以求出 D 和 G 極並聯的外部電容值。然後由上面的值對電路進行實際的測試，以滿足設計的要求。

負載開關的穩態功耗並不大，但是瞬態的功耗很大，特別是長時間工作在線性區會產生熱失效問題。因此 PCB 的設計，特別是貼片的 MOSFET，要注意充分敷設銅皮進行散熱。在 MOSFET 的數據表中，熱阻的測量是元件裝在 1 平方英 2OZ 銅皮的電路板上。Drain 的銅皮鋪在整個 1 平方英寸 2OZ 銅皮的電路板。實際應用中，Drain 的銅皮不可能用 1 平方英 2OZ 銅皮的電路板，只有儘可能的用大的銅皮來保證熱性能。具體的降額值可能值可以參見以下的圖。如果是多面板，最好 D 和 S 極對應銅皮位置的每個層都敷設銅皮，用多個過孔連接，孔的尺寸約為 0.3mm。

SO8 標準熱阻：RθJA=90C/W，RθJC=12C/W。SO8 銅皮封裝熱阻：RθJA=50C/W，RθJC=2.5C/W。

問題 2：功率 MOSFET 的 Qgs，Qgd，Ciss，Crss，Coss，tr 和 tf 的關係？

回復：如下圖，在一定的測試條件下，Qgs 與 Ciss 相關，Qgd 與 Crss 相關，Qg 與 Crss，Ciss 都相關，驅動的電壓決定其最終的電荷值。Qgs 和 Qgd 都是基於相關的電容的計算值。

上升和下降的延時和 Crss、Ciss 都相關，測量條件是阻性負載。如果是感性負載，電感電流不能突變，那麼由於電感的續流，這個時間就和負載的特性相關。

上升延時 tr：上升延時的定義是在 MOSFET 的開通過程中，VGS 的電壓上升，從其 10%值開始，到 VDS 下降到為 10%VDS 值為止。在開通的過程中，VGS 上升米勒電容平台前的時間由 Ciss 決定，米勒電容平台的時間 Crss 由決定，過了米勒電容平台到 VDS 下降到為 10%VDS 的時間又由 Ciss 決定。下降延時 tf 和 tr 定義類似。

功率 MOSFET 的柵極電荷特性和阻性開通過程，參考文獻：

功率 MOSFET 的柵極電荷特性

功率 MOSFET 的阻性負載開關特性

問題 3：AOD4126 的數據表中，紅色標註的 ID、IDSM、IDM 有什麼區別？PD 和 PDM 的值是否有標錯？另外關於 RθJA 和 RθJC，作為用戶要按照備註中的哪一項判定？對於同樣規格的 MOSFET，雙通道和單通道相比，優勢在哪裡？是不是簡單的 RDS(on)減半、ID 加倍等參數合成？

回復：MOSFET 的數據表中，ID 和 IDSM 都是計算值，ID 是基於 RθJC 和 RDS(on)以及最高允許結溫計算得到的，IDSM 是基 RθJA 和 RDS(on)以及最高允許結溫計算得到的，PD 和 PDM 也是基於上述條件的計算值。

計算的時候取 TC=25C，而實際應用中很多時候 TC 超過 100C，而且由於器件所用的散熱條件不一樣，在開關過程中還要考慮動態參數，所以基於電流降額選用 MOSFET 沒有意義，ID 沒有實際的意義。

RθJA 和 RθJC 是二個不同的熱阻值，具體的定義在數據表中有詳細的說明，數據表中的熱阻值都是在一定的條件下測量得到的，實際應用過程中由於條件不同，得到的測量結果並不相同。

使用雙通道和單通道的 MOSFET，要綜合考慮開關損耗和導通損耗，RDS(on)不是簡單的減半，因為二個功率管並聯工作，不平衡性的問題永遠存在，而且動態的開關的過程中容易產生動態的不平衡。如果不考慮開關損耗，僅僅考慮導通損耗，那麼還是要對 RDS(on)作一定的降額。

功率 MOSFET 的電流定義，參考文獻：

功解功率 MOSFET 的電流，今日電子：2011.11

理解功率 MOSFET 管的電流

功率 MOSFET 的熱阻特性

問題 4：不同的測試的條件為影響 MOSFET 的數據表中的 VGS(th)和 BVDSS 嗎？ATE 是如何判斷的？

回復：不同測試條件結果會不同，因此在數據表中會標明詳細的測試條件，從而使測試結果具有可重複性。對於 AET 的測試，以 VGS(th)為例，它和 Igss 相關，如 AON6718L，當 G 和 S 極加上最大 20V 電壓，VDS=0V，Igss 小於 100nA 就表明通過測試。

不同的公司 ST、Fairchild、IR、Vishay 等，可能使用不同的 Igss，如 IR1010 使用 200nA，IR3205 使用 100nA，目前行業內使用 100nA 更通用。BVDSS 的測試條件：ID=250uA, VGS=0V，有些公司使用 350uA、500uA 甚至 1mA，如果 ID 越大，BVDSS 電壓值越高。

功率 MOSFET 的具體測試條件，參考文獻：

被忽略的細節：理解 MOSFET 額定電壓 BVDSS

理解 MOSFET 的 VTH：柵極感應電壓尖峰，會導致直通損壞嗎？

電源系統低溫不開機，你遇到過嗎：理解 VTH 溫度係數

問題 5：一個 100V 的 MOSFET，VGS 耐壓大概只能到 30V。在器件處於關斷的時刻，VGD 大概能到 100V，是因為 G 和 S 極間的柵氧化層厚度比較厚，還是說壓降主要在沉底和飄移電阻上面？

回復：G、S 的電壓主要由柵氧化層厚度控制，G、D 的電壓主要由外延層 EPI+層厚度來控制，所以 VGD 耐壓高。

問題 6：關於雪崩，下面描述是否正確？

1、單純的一次過壓不會損壞 MOSFET？

回復：很多時候就是測 1 千片，或者 1 萬片，電壓高於額定的電壓值，MOSFET 也不會損壞，功率 MOSFET 具有一定的抗雪崩能力。

2、雪崩損壞 MOSFET 有兩種情況：一種是快速高功率脈衝，直接使寄生二極管產生較大雪崩電流，芯片快速加熱過溫損壞。另一種是寄生三極管導通，並發生二次擊穿？

回復：是的，特別是新一代工藝的 MOSFET，基本上是後一種損壞方式：寄生三極管導通。寄生三極管的導通，發生二次擊穿並不全是因為雪崩發生，還可能由於 dv/dt 過高的原因而導致。

3、雪崩損壞都發生在 VDS 大於額定值的情況？

回復：是的。但是在高溫條件下，一些大電流的關斷，可能在關斷過程中，發生寄生三極管導通而損壞，雖然看不到過壓的情況，但是作者仍然將其定義為雪崩 UIS 損壞。

4、關於（2）中兩種情況，什麼情況下傾向於第一種發生，什麼情況下傾向於第二種發生？

回復：如果單元非常一致，散熱非常好均勻、熱平衡好，第一種情況發生，早期的平面工藝有時候就會看到這種損壞模式。現在新的工藝導致單元的密度越來越集中，產生的損壞通常用就是第二種。

體內寄生三極管導通產生雪崩損壞，同時伴隨着體內寄生三極管發生二次擊穿，此時集電極電壓在瞬態時間 1-2 個 n 秒內，減少到耐壓的 1/2，原因在於內部耗盡層載流子發生雪崩注入，電場電流密度很大，接近硅片臨界電場。電流大，電壓高，電場大，電離強，大量的空穴電流流過基區 P 體電阻 RB，寄生三極管導通，集電極電壓快速返回到基極開路時的擊穿電壓。增益大時，三極管中產生雪崩擊穿，此耐壓值低。

三極管中產生雪崩注入條件：電場應力，正向偏置熱不穩定性。

MOSFET 關斷時溝道漏極電流減小，感性負載使 VDS 升高，以維持 ID 電流的恆定，ID 電流由溝道電流和位移電流組成。位移電流是體二極管耗盡層電流，和 dV/dT 成比例。VDS 升高和基極放電、漏極耗盡層充電速度相關。漏極耗盡層充電速度和電容 Coss、ID 相關。ID 越大，VDS 升高越快。漏極電壓升高，體二極管雪崩產生載流子，全部 ID 電流雪崩流過二極管，溝道電流為 0。

功率 MOSFET 的 UIS 特性，參考文獻：

理解功率 MOSFET 的 UIS，今日電子：2010.4

很多的工程師問這樣的一個問題：如果說 UIS 的雪崩損壞時電壓通常會達到耐壓值的 1.2~1.3 倍，可以明顯看到電壓有箝位，通俗說法就是波形砍頭，那麼對於一個 100V 的器件工作在 105V 或者 110V 是否安全？如上所述，100V 的器件加上 110V 的電壓不會損壞，那麼安全的原則是什麼呢？

對於設計工程師來說，所要求的就是在最極端的條件下設計的參數有一定的裕量，也就是從設計的角度來說保持系統的安全和可靠性，永遠都排在最優先的位置。因此筆者建議的原則是：在動態的極端條件下瞬態的電壓峰值不要超過 MOSFET 的額定值。

問題 7：關於 Trench MOS 的 SOA, 聽說 MOSFET 在放大區有負溫度係數效應，所以容易產生熱點。這是否就是 MOSFET 的二次擊穿，但是，看資料 MOSFET 的 RDS(on)是正溫度係數效應，不會產生二次擊穿。這一點，一直都沒有了解過，能否指點一下，後面再請教詳細情況。

回復：平面工藝和 Trench 工藝的 MOSFET 都有這個特點，這是 MOSFET 固有特性。RDS(on)的正溫度係數效應是在完全導通的穩態的條件才具有這樣的特性，可以實現穩態的電流均流。

MOSFET 在動態開通的過程中會跨越負溫度係數區進入到完全開通的正溫度係數區；在關斷過程中跨越完全開通的正溫度係數區進入負溫度係數區。只是因為平面工藝的單元密度非常小，產生局部過流和過熱的可能性小，因此熱平衡好，相對的，動態經過負溫度係數區時抗熱衝擊好。通常在設計過程中要快速的通過此區域，減小熱不平衡的產生。

功率 MOSFET 的 RDS(on)特性，參考文獻：

理解功率 MOSFET 的 RDS(on)溫度係數特性，今日電子：2009.11

應用於線性調節器的中壓功率功率 MOSFET 選擇，今日電子：2012.2

功率 MOS 管 RDS(on)負溫度係數對負載開關設計影響，電子技術應用：2010.12

理解功率 MOSFET 的 RDS(on)負溫度係數特性

問題 8：關於寄生二極管和三極管，如下理解是否正確？下圖中，S 極並沒有和 P 型層直接接觸，那麼就不存在寄生二極管，只有寄生三極管。但是這個三極管很容易誤導通，所以將 P 型層也直接連到 S 級，以消弱三極管效應。那麼此時就體現為明顯的寄生二極管？

回復：是的，上述的理解是正確的，目前功率 MOSFET 的 S 極都和 P＋連接在一起，很少用圖中這樣不連接的結構。主要的原因在於：對於內部寄生的三極管，S 極和 P＋連接在一起相當於基級和發射級短路，不連接在一起相當於開路，三級管的 VCBO>>VCEO，從而提高功率 MOSFET 的耐壓，這樣的內部連接也導致內部的寄生二極管功能連接到外部電路。

問題 9：關於米勒電容 Crss，在文檔 MOSFET 的動態參數中，有公式如下參考圖片，Crss 電容是柵極通過氧化層對漏極的電容，對於開關過程，在第 2 階段，溝道打開後，Ciss 為什麼增加了，是什麼原因？另外，AON6450 規格書上的測試條件是 VDS=50V 的情況，這個測試的條件基於什麼原因？是否可以給出其它條件下的電容值？

回復：Ciss 增加的原因是 Crss 增加，圖中器件導通後，Wdep 減小，Crss 就增加。對於一個 100V 的器件，比如 AON6450，由於在米勒平台區，極限的情況 VGD 將從 100V 降到 10V 以內。

Coss、Crss 都是動態電容，容值隨着 VDS 而變化，而且不是線性關係。數據表中所採用的測試條件，是行業通常採用的標準，以 50%的 VDS 測試。如果客戶有特殊要求，可以提供 80%或 100%的數據。

功率 MOSFET 的電容特性，參考文獻：

理解功率 MOSFET 的寄生電容

理解功率 MOSFET 的 Coss 產生損耗

問題 10：功率 MOSFET 的 SOA 曲線如何得到的，可以用來作為設計的安全標準嗎？

回復：任何一家公司的 SOA 曲線上，主要有 3 部分組成：電阻限制區、幾條由脈衝功率限制的電流電壓直線和最大電壓直線。最大電壓值就是數據表中的額定值。幾條由脈衝功率限制的電流電壓直線，實際上是計算值，就是基於數據表中的瞬態熱阻、導通電阻以及最大的允許結溫計算得到的，而且都是基於 TC=25 度，TC 代表的是封裝裸露銅皮的溫度，在實際應用中，TC 的溫度遠高於 25 度，因此，SOA 曲線是不能用來作為設計的驗證標準。

功率 MOSFET 的 SOA 定義，參考文獻：

功率 MOSFET 安全工作區 SOA：真的安全嗎？

問題 11：VGS 大於 VGS(th)，MOSFET 導通，MOSFET 剛進入米勒平台，是否就算達到了飽和？如果是這樣，此時停止向 G 極供電，假定忽略柵極氧化層的漏電，這時 VDS 會一直維持比較高壓降嗎？感覺有點不可思議，因為其飽和以後，RDS(on)已經降了下來。如果說沒有飽和，也感覺說不過去，RDS(on)和 VGS 有關，達到 10V 以後，RDS(on)已經很小了，壓降也應該降下來。如果說壓降自動會降下來，那不是說米勒平台後期的充電沒有什麼用？

回復：VGS 大於 VGS(th)時 MOSFET 開始導通，此時電流非常小，從開通到其剛進入米勒平台，MOSFET 都工作在放大區，而且器件都沒有完全導通，此時 MOSFET 導通電阻非常大，D 極的電壓由整個 MOSFET 承受，因此電流較小，電流乘上電阻也等於 VDS 值，也就是 D、S 極所加的電源電壓值。

MOSFET 工作在線性區時，和線性電壓調節器，也就是 LDO，如 LM7805 的工作原理相同，如：當輸入電壓為 10V，輸出 5V，壓降就是 5V；輸入電壓 12V，輸出還是 5V，壓降是 7V，MOSFET 相當於調節管，輸入電壓和輸出電壓的差值，都由 MOSFET 來承擔。到了米勒平台區，電流為系統的最大電流，電流不能再增加，那麼，VDS 的電壓開始下降，即使是 VDS 的電壓下降一點點，所產生的電壓變化率也非常大，因此驅動迴路的電流，將全部被米勒電容 Crss 所抽取，此時就看到了所謂的「米勒平台」，VDS 的電壓在一定的時間內維持一個穩定的值，直到 VDS 完全下降到最小值，VDS 的電壓變化率為 0 時才結束米勒平台區。

問題 12：1、請教一個 AO3401A 的問題：現在使用 AO3401A 的導通電阻 RDS(on)作為隔離電阻，用來緩衝熱插入移動硬盤的瞬間衝擊電流，防止瞬間把主機芯電壓拉低，電路圖如下，5V_USB 是插移動硬盤的地方，+5V_Normal 來自主機芯電壓。將 VGS 設計在固定的 -1.6V 左右，此時的 RDS(on)大約在 100mΩ左右，插上移動硬盤瞬間的衝擊電流由原來的 9A 下降到了 5A 左右，衝擊電流持續時間 80 微秒左右，效果很明顯，移動硬盤正常工作時電流約 300mA。如果將 VGS 設計在 -2.5V 左右，RDS(on)只有幾十 mΩ，對衝擊電流的抑制作用不大。這個電路的設計原則是什麼？

回復：VGS=-1.6V 時，可以保證 MOSFET 導通，注意要考慮電阻阻值的分散性，在最差的條件下，如果使用電阻的精度為 10％，VGS 電壓絕對值：1.3+1.6*20%=1.64V，MOSFET 仍然可以工作。如果電阻的精度為 15％，考慮到 MOSFET 的 VGS(th)電壓的分散性，在一定的條件下如低溫時，MOSFET 就有可能不工作。而且，VGS(th)電壓是負溫度係數，溫度越低，其值越大。

驅動電壓的穩定值要結合輸入電壓最低值和分壓電阻值的精度、VGS(th)和 VGS(th)的溫度係數等最極端的條件，來選擇合適的分阻電阻的分壓比，保證系統的設計要求。PCB 布板設計時，S 和 D 都用大的銅皮連接。如果是多層板，在每層都放上相應大小的的銅皮，用多個 10-15mil 的過孔連接散熱。

2、AO3401 的 VGS(th)規格書中標的可以到 -1.3V，設置 VGS=-1.6V，電壓絕對值大於 -1.3V，是否該 MOSFET 正常導通，應該沒有問題吧？現在損耗並不是考慮的問題，0.03V 的 RDS(on) 的壓降對系統沒有任何影響。原來使用一個 0.1 歐姆的氧化膜電阻來做隔離的，但是該電阻體積太大，用這個電路的目的就是想替換這個電阻。這個電路中 MOSFET 是在電視機開機後一直導通的，MOSFET 一直導通的狀態下來插入移動硬盤的，而不是插入移動硬盤後再打開 MOSFET 的，所以覺得調節 R45/R46/C18 的值不能起到降低衝擊電流的作用。希望利用 MOSFET 的恆流區特性來降低衝擊電流，如果把 VGS 調整到 -2.5V 以上，對衝擊電流的限制作用就非常小了，只能從 9A 降到 8A 左右，這樣的做法對 MOS 來說會有問題嗎？

回復：上面的電路是利於 MOSFET 在開通過程中，較長時間工作在線性區（放大區，也就是恆流區），從而控制上電時瞬態大負載，如熱插撥移動硬盤，因為硬盤帶有較大的容性負載，切入瞬間形成較大的浪涌電流。如果 MOSFET 已經導通，後面再插入移動硬盤這樣的大容性負載，浪涌電流主要由輸出端的大電容來提供，因此 MOSFET 無法限制浪涌電流。

MOSFET 工作在線性區時電阻遠大於完全導通的電阻，因此也可以理解為用電阻抑止浪涌電流。通常這種負載開關電路設計時，分壓電阻是為了防止 VGS 的最大電壓超過額定的最高電壓，串聯在 G 極的電阻調節 MOSFET 的開通速度。在保證要求的開通速度條件下，VGS 不能超過最大額定電壓時，可以適當提高電阻值，這樣在正常的工作狀態下，MOSFET 完全導通後，減小產生的靜態損耗。

3、在 AO3401 規格書的第 1 頁有寫 operation with gate votages as low as2.5V，是否是要求 G 極電壓必須大於 2.5V? VGS 必須小於 -2.5V？設計 VGS=-1.6V 有沒有問題？如果繼續加大 VGS 到 -1V 呢？是不是 VGS 的大小沒有關係，只要保證 RDS(on)產生的功耗不要導致 MOSFET 過熱就行，是否正確？

回復：不能那麼認為，這句話的含義是：AO3401 可以工作在 VGS＝-2.5V，此時導通電阻約為 120mOhm。如果 VGS 電壓太小，低於閾值電壓 VGS(th) ，AO3401 可能無法完全開通，無法正常工作。還是建議將 VGS 設計在 -2.5V 以上，如 -3.5V 左右，通過調節（增加）R45/46 和 C18 來降低衝擊電流。

問題 13：使用如下電路，用 CPU 的 GPIO 口直接控制一個 MOSFET 管，MOSFET 作為後端負載的開關，這種應用有什麼風險？

回復：檢查 VCC 以及 MR34/MR35 分壓後的電壓值 VGS，VGS 絕對值要比 MQ1 的 VGS(th)高才能保證 MOSFET 完全打開，否則後面的系統可能不工作；同時檢查 GPIO 口的驅動能力，是否滿足驅動的要求。如果很小，最好用 GPIO 口驅動一個三極管的 B 極，三極管的集電極 C 下拉 MOSFET 的 G 極。

由實際的浪涌電流再調整 MC11 值，以及 MR34/MR35 值。在 PCB 設計時，MQ1 的 D，S 用大銅皮連接，如果多層板，在多個層放銅皮，用多個過孔分別進行連接。

問題 14：想請教一個有關 MOSFET 的關斷時 DS 電壓振蕩的問題，在同一個電路上測試了兩個不同廠商的 30V 的 MOSFET，得到了關斷時不同的 DS 電壓波形，如下圖。可以看到器件 1 的尖峰較高，但是振蕩抑制的很快；器件 2 的尖峰較低，但是振蕩抑制的較慢。因為是在同一塊 PCB 上測量的，所以電路的寄生電感，電阻等參數是不變的，現在只有器件不同。這種尖峰是電路上的寄生電感和 MOSFET 的電容諧振引起，但是不明白具體是這兩個器件哪個參數的差別，會使得這種振蕩表現這麼不同。是否能夠從器件數據的某些參數對比來選擇一款實際應用峰值較低，振蕩又能快速消除的 MOSFET 呢？

回復：這樣的振蕩波形，對於一個電源的工程師來說，經常看到，在這裡首先談一下測量方法的問題：

（1）如同測量輸出電壓的紋波一樣，所有工程師都知道，要去除示波器探頭的帽子，直接將探頭的信號尖端和地線接觸被測量位置的兩端，減小地線的環路，從而減小空間耦合的干擾信號。

（2）帶寬的問題，測量輸出電壓紋波的時候，通常用 20MHZ 的帶寬，但是，測量 MOSFET 的 VDS 電壓時候，用多少帶寬才是正確的測量方法？事實上，如果用不同的帶寬，測量到的尖峰電壓的幅值是不同的。

具體原則是：①確定被測量信號的最快上升 Tr 和下降時間 Tf；②計算最高的信號頻率：f=0.5/Tr，Tr 取測量信號的 10%~90%；f=0.4/Tr，Tr 取測量信號的 20%~80%；③確定所需的測量精確度，然後計算所需的帶寬。

在上圖波形中，被測量信號最快的下降時間為 2ns（10%~90%），判斷一個高斯響應示波器在測量被測數字信號時所需的最小帶寬：f=0.5/2ns=250MHz。若要求 3%的測量誤差：所需示波器帶寬=1.9*250MHz=475 MHz；若要求 20%的測量誤差：所需示波器帶寬=1.0*250MHz =250MHz。因此，決定示波器帶寬的重要因素是：被測信號的最快上升時間。注意：示波器的系統帶寬由示波器帶寬和探頭帶寬共同決定。

高斯頻響的系統帶寬：( 示波器帶寬 2 +探頭帶寬 2)1/2/2

最大平坦頻響系統帶寬：min(示波器帶寬，探頭帶寬)

VDS 的振蕩波形由 PCB 寄生迴路電感和 MOSFET 的寄生電容形成高頻諧振而產生的，在寄生電感值一定的條件下，寄生電容越小，振蕩的頻率越高，幅值也越高，同時振蕩的幅值和迴路的初始電流值相關。

特別注意的是：寄生電容 Coss 不是線性的，隨着電壓的增大而減小，因此可以的看到波形振蕩的頻率並不是固定的。VDS 的高頻振蕩是無法消除的，增加 Coss 或在 D、S 極外部並聯電容，可以降低振蕩的頻率和幅值，Snubber 電路也是利用這個原理，抑制電壓的尖峰。

問題 15：功率 MOSFET 的耐壓為什麼是正溫度係數？溫度高，功率 MOSFET 的耐壓高，那是不是表明 MOSFET 對電壓尖峰有更大的裕量，MOSFET 更安全？

回復：隨着溫度的升高，晶格的熱振動加劇，致使載流子運動的平均自由路程縮短。因此，在與原子碰撞前由外加電場加速獲得的能量減小，發生碰撞電離的可能性也相應減小。在這種情況下，只有提高反向電壓，進一步增強電場才能發生雪崩擊穿，因此雪崩擊穿電壓隨溫度升高而提高，具有正的溫度係數。

MOSFET 耐壓的測量基於一定的漏極電流，溫度升高時，為了達到同樣的測量漏極電流，只有提高電壓，表面上看起來，測量的耐壓提高了。但是 MOSFET 損壞的最終原因是溫度，更多時候是局部的過溫，導致局部的過熱損壞，在整體溫度提高的條件下，MOSFET 更容易發生單元的熱和電流不平衡，從而導致損壞。

問題 16：使用下圖的電路，進行不同電平信號間的轉換，VCC_SIM=5V，SIM_DATA、SIM_CARD_I/O 屬於 I/O 雙向傳輸。SIM_DATA 為輸入信號，可以理解：SIM_DATA 為高時，Q7 截止，SIM_CARD_I/O 接收為 5V 信號；SIM_DATA 為低時，Q7 導通，SIM_CARD_I/O 接收為低電平信號。當 SIM_DATA 為輸出信號時，如何理解 SIM_CARD_I/O 輸入為低電平信號？

回復：功率 MOSFET 的電流可以從 D 到 S，也可從 S 到 D，只是從 S 到 D 是不可控的，此時體內寄生的二極管導通。當功率 MOSFET 作同步整流管時候，通常也是寄生二極管先導通，然後柵極信號驅動 MOSFET 的導通：溝道導通，用以減小導通損耗。

SIM_DATA 為輸出信號時，SIM_CARD_I/O 為低電平，Q7 體內寄生二極管導通，信號 SIM_DATA 也拉低，接收低電平信號。SIM_CARD_I/O 輸出高電平 5V 時，Q7 體內寄生二極管截止，信號 SIM_DATA 上拉到 3.3V，接收高電平信號。

問題 17：超結型高壓功率 MOSFET 的 UIS 雪崩能力為什麼比平面工藝低？

回復：超結結構穿透到底部的 P 區，增加工藝的複雜程度，很難完全控制中間耗盡層和橫向電場的對稱性，容易發生局部的電場集中。

超結功率 MOSFET 的工作原理，參考文獻：

基於漏極導通區特性理解 MOSFET 開關過程，今日電子：2008.11

高壓超結 Super Junction 結構及工作原理

問題 18：功率 MOSFET 的損壞模式有那些？如何判斷 MOSFET 的損壞方式？

回復：主要有 ESD、過壓、過流和過溫的損壞。

功率 MOSFET 的損壞方式，參考文獻：

開關電源中功率 MOSFET 損壞模式及分析，電子技術應用：2013.3

問題 19：功率 MOSFET 的數據表中 dv/dt 為什麼有二種不同的額定值？如何理解體二極管反向恢復特的 dv/dt？

回復：在反激電源中，原邊主開關管關斷過程中，VDS 的波形從 0 開始增大，因此產生一定的斜率 dv/dt，同時產生電壓尖峰，就是寄生迴路的電感和 MOSFET 的寄生電容振蕩形成的。這個 dv/dt 會通常通過米勒電容耦合到柵極，在柵極上產生電壓，如果柵極電壓大於閾都電壓，MOSFET 會誤導通產生損壞，因此要限制 MOSFET 關斷過程中的 dv/dt。

另一種情況就是在 LLC、半橋和全橋電路，以及同步 BUCK 的下管，當下管關斷後下管的寄生二極管先導通續流，然後對應的上橋臂的上管開通，二極管在反向恢復過程中也會產生 dv/dt 的問題。通常二極管反向恢復的 dv/dt 額定值，遠小於 MOSFET 本身的 dv/dt 額定值。

二極管在反向恢復過程中，如果存儲的電荷沒有完全清除，二極管也就是下管是不能承受壓降的，下管相當於短路，那麼在上管開通的過程，電源的電壓就只能加在迴路的雜散電感上：下管短路，輸入電流要急劇增加，迴路的雜散電感將限制電流增加，因此電源的電壓就只能加在迴路的雜散電感上，這個過程持續時間越長，短路電流衝擊越大，MOSFET 就可能在二極管的反向恢復過程中發生損壞。至於損壞的是上管還是下管，取決於那個功率的抗衝擊能力強。

功率 MOSFET 二極管的反向恢復，參考文獻：

理解功率 MOSFET 體二極管反向恢復特性，今日電子：2012.11

問題 20：AOD2922 用於 BOOST 電路 LED 背光驅動器，發現其中有一顆 MOSFET 失效，G、D、S 短路，繼續工作一些時間後，D、S 又變成開路，為什麼？

回復：開始的失效發生在硅片內部，應該是內部 D、G 擊穿，從而導致 G、D、S 短路，繼續工作一些時間後，由於大電流的衝擊，導致 S 和硅片的連線熔化燒斷開，因此，D、S 開路。

問題 21：在應用中會存在米勒平台掉溝的現象，這個掉到開啟電壓以下是否存在風險？

回復：如果是反激單管工作，DCM 沒有影響，如果是反激的 CCM，系統容易不穩定，影響 MOSFET 的安全性。如果是 PFC 的多管並聯工作，那麼 MOSFET 在開通過程不能很好的均流，損壞的風險很大。

問題 22：在一些應用中常用幾個 MOSFET 並聯擴流或散熱，當用有保護的電源調試系統時不小心電路出了問題時通常只會燒一個管，如何判斷是那個 MOSFET 損壞？

回復：用萬用表打在電阻擋，檢測每個 MOSFET 的 D-G 的電壓，紅筆接 D，電阻最小的那個 MOSFET 就是損壞的那個。

問題 23：480W 的隔離電源模塊中，是原邊全橋整流管。模塊輸入電壓 51V~56VDC，額定輸出 10.8V，48A。這次壞掉的是一個橋臂上的兩顆管子。在應用時因為外圍電路異常造成二次側電流反灌到原邊整流管，電流從 Source 流向 Drain 的狀態。結合 FA 報告中的 Source 面上的燒毀痕迹，原因分析是電流的 EOS，能否證明是因為電流從 S 往 D 流動造成 source 燒掉？

回復：對於同步整流，輸出的反灌電流是最惡劣的一種條件，在設計的過程中要儘可能的減小輸出的反灌。

(1) 輸出反灌形成輸出整流管的雪崩，導到輸出同步的整流管損壞，取決於輸出同步的整流管的雪崩能力，以及反灌電流形成的負向電流的大小。

(2) 輸出反灌電流會影響原邊 MOSFET 工作。

當輸出形成反向電流的時候，若 Q1、Q2 是一個半橋臂，Q1 為上管，Q2 為下管；Q3、Q4 是另外一個半橋臂，Q3 為上管，Q4 為下管；若不是全橋移相軟開關而是 PWM 硬開關工作，由於輸出是反向電流，因此當 Q1、Q4 導通前，電流從 Q1、Q4 二極管中流過；當 Q1/4 導通後，會從 Q1、Q4 溝道流過。當副邊輸出電感的能量足夠大時，其原邊電流不足以反向，因此 Q1、Q4 關斷後電流還得從 Q1、Q4 二極管中流過，經過死區時間後，Q2、Q3 導通。此時由於 Q1、Q4 二極管中流過電流時間長，電流也比較大，而且死區時間短，對於一些 MOSFET 的二極管，反向恢復的時間不是夠的，就是 Q1、Q4 體二極管電荷沒有完全恢復，這時 Q2、Q3 導通，就會導致上下橋臂直通直到損壞。

至於損壞的是上橋還是下橋，那就看那個管子承受短路的能力更強。是損壞原邊還是副邊，也看那邊管子的能力更強。

-- 對於副邊，是大電流關斷後的電壓雪崩。

-- 對於原邊，是二極管反向恢復上下橋直通形成大電流損壞。

(2) 通常二極管也是負溫度係數，其導致損壞和開通時過線性區熱量的積累導致的損壞形態比較接近，對應着二極管沒有完全恢復的 MOSFET 形態。因些對於這個例子，最好的辦法，從設計角度來說還是減小輸出反灌電流。從器件來說，提高原邊 MOSFET 的體二極管的反向恢復特性，可以提高原邊器件的安全性，最終的方法還是控制輸出反灌電流，才能真正保持系統安全性。

問題 24：MOSFET 的電壓測量時候電流是 250uA，而數據表中 IDSS 電流只有幾個 uA，為什麼？

回復：IDSS 電流小，表明實際的漏電流小於測試規範的要求，因此是合格的。

問題 25：MOSFET 損壞後，阻抗變為一個中間值，有時工作有時不工作，為什麼？

回復：通常 MOSFET 損壞後，如果電源沒有電流保護，經過更大的電流衝擊導致內部的金屬線熔化汽化，系統不工作後 MOSFET 冷卻下來，熔化汽化的金屬凝固，局部的區域連通形成較大的阻抗。MOSFET 通電工作後，這些局部的連通區域又斷開，MOSFET 停止工作。有時也會出現這樣的現象：冷卻凝固後內部的金屬斷開，通電後金屬熔化又導致內部區域連通。

問題 26：測試高壓 MOSFET 體內二極管的反向恢復時，IF 越低，Qrr 越大，電壓尖峰越高，為什麼？

回復：在 MOSFET 的體二極管導通時，電荷在 PN 結積累，當二極管開始承受阻斷電壓時，這些電荷將被清除。如果 IF 低，PN 結積累的電荷水平低，清除的速度快，dv/dt 就大，C*dv/dt 的偏移電流就大。測試的 Qrr 包括真正的 Qrr 以及 C*dv/dt 相關的少子，因此測試的 Qrr 在 IF 低時就越大。

問題 27：客戶用一個外部信號控制 PMIC 的管腳 ID，PMIC 由電池供電，ID 管腳內部由 10M 的電阻上拉後接到電池，當外部信號為 0 時，300K 外部電阻要接到 ID 管腳；當外部信號為 1 時，300K 外部電阻和 ID 管腳斷開，如何實現？

回復：使用二個 AON1605，如圖，R1 為 PMIC 的 ID 管腳內部上拉電阻，R2 為外部的 300K 電阻，V_driver 為外部的控制信號，V_driver 為 0 時，Q2 關斷，Q1 導通，ID 由 300K 電阻下拉接到地。V_driver 為 1 時，Q2 導通，Q1 關斷，ID 由內部 10M 電阻上拉接到電池，此時 R3 產生靜態損耗。R3 越大，功耗越小。Q1 導通時，Q1 的 S 極電壓：3.8V*300K/(10M+300K) =0.11V。