Chiplet的崛起之路，如何突破困局？

半導體行業對Chiplet（芯粒）的優勢讚不絕口，包括更快的上市時間、更出色的性能以及更低的功耗，但要在定製化和標準化之間找到恰當的平衡，其難度遠超最初的預期。

商用Chiplet市場要真正騰飛，需要對Chiplet的獨立運作和整體運作方式有更深入的理解。需要一種一致的方式將Chiplet彼此連接，並將其連接到各種其他組件，對其進行特性描述，以便它們能夠在多種設計中重複使用，並對其進行封裝和測試。最重要的是，需要一種在設計過程伊始就更輕鬆地完成所有這些工作的方法。雖然這與軟核（Soft IP）市場有一些相似之處，但轉向本質上是強化IP集合的市場需要更多的結構和熱分析、更多的物理知識，以及對所有組件的封裝和最終使用方式有更深入的理解。

“每個Chiplet都是一塊獨立的硅片，但它也是主系統內部的一個子系統。它很獨特，因為它不像SoC里的子系統。”Cadence工程師Moshiko Emmer說道，“它必須在某種程度上保持獨立。你需要單獨流片。之後你還需要拿回硅片。在將它集成到主系統之前，你至少需要對其進行徹底的測試和調試，這意味着它必須具備一些獨立的功能，或者說所有的控制功能，所以這裡需要一些複雜的架構。”

如今，多芯片組件的標準很少，大多數是由大型系統和高性能計算（HPC）處理器公司開發的，主要使用內部開發的Chiplet。這種情況預計在未來幾年內會有所改變，但這將取決於更標準化的芯片集成方案的普及，這樣就無需從頭開始開發所有組件了。

“例如，如果你看一下架構標準，就會發現Arm Chiplet系統架構（CSA）是兩個Chiplet之間架構通信的重要因素。”Moshiko Emmer說道，“UCIe是允許進行這種通信的物理接口，你可以設計一個帶有Chiplet 但不帶有UCIe的2.5D和3D芯片。缺乏標準化的問題在於，你可以構建定製解決方案，就像大型和超大規模公司正在構建的那樣，這給了他們很大的靈活性，因為只要物理連接並符合他們定義的某些架構規範，他們就可以做任何他們想做的事情。他們可以在兩個不同的Chiplet之間通信。他們可以進行3D通信。他們可以進行2.5D通信。如果是多個Chiplet，他們可以進行不同類型的集成。”

標準化將有助於使這種方法更加普及。“標準化可以實現規模經濟。”他說，“你可以吸引更多參與者參與其中。我們有很多公司參與硅片市場競爭，尤其是與20年前相比，你可以看到軟件領域也發生了類似的情況。軟件最初是由大公司驅動的，後來每個人都擁有一台電腦，就像大學裡兩個孩子坐在車庫裡發明了谷歌。你在硅片領域很少看到這種情況。這要困難得多，因為你需要更多的資金。另一方面，採用標準化的Chiplet技術，可以讓規模較小的參與者以及目前不從事硅片業務的大型參與者加入遊戲。”

Chiplet技術也為更多行業合作打開了大門。“理論上，這是一個好主意，因為如果我不需要尖端工藝技術來實現某些功能，那麼我可以在較舊的工藝技術上構建Chiplet。”Rambus的傑出發明家Steven Woo說道，“內存標準就是一個例子。DDR4會在市場上銷售10年，因此速度範圍已經明確，一段時間後速度不會再變快。所以，我實際上並不需要尖端工藝技術來構建內存控制器、接口等等。也許我可以把它們放在Chiplet上，然後繼續沿用較舊的工藝節點。既然標準規格沒有變化，我又何必費心去做呢？”

一個持續的挑戰是如何以一種幾乎肯定行得通的標準化方式將所有東西連接在一起，但又不會產生過多的開銷。Steven Woo表示：“目前業界並沒有很多廣泛遵循的標準。當然，還有BoW、UCIE以及許多其他提案。但當業界最終團結起來，確定一兩個方案時，就能催生出一個更通用的Chiplet市場。如果你是像英特爾或AMD這樣的垂直整合公司，你可以投入任何對你有意義的東西。但如果你在談論Chiplet市場，就必須制定這些標準。”

選擇使用哪種標準會對設備的架構和權衡產生影響。Eliyan戰略營銷副總裁Kevin Donnelly表示：“2D（有機基板）和2.5D（硅中介層/橋接器）水平Chiplet連接的設計使用類似的芯片間接口，例如BoW和UCIe，以及成熟的熱/機械分析工具。然而，垂直3D連接的接口完全不同，其電氣原理簡單得多，但物理外形尺寸嚴格得多，並且熱約束和機械約束極具挑戰性。例如，由於上方DRAM堆棧的熱約束，定製高帶寬存儲器（HBM）的早期設計人員無法在基礎芯片中包含所需的邏輯，這讓他們感到沮喪。”

這為芯片設計增添了新的亮點。“過去，考慮這些事情很重要，但不一定從一開始就在設計藍圖上進行。”Steven Woo說道，現在，這些事情從第一天起就納入設計規劃，它會影響到封裝和可用的I/O數量等因素，因為I/O變得越來越重要。此外，我們看到，物理效應正一代又一代地成為架構的關鍵驅動因素。因此，物理限制——比如散熱、供電、I/O數量——在很多方面都限制了布局以及散熱等方式。這意味着你必須提前考慮這些事情，否則日後可能會陷入大麻煩。這並不是說過去業界沒有合作，而是這促使業界更加緊密地合作，以確保架構師能夠提前了解兩年後市場上會出現哪些產品。從技術角度來看，如果先進封裝不是未來最重要的發展方向，那麼它絕對是推動和促成行業諸多積極變革的最重要因素之一。

這更加強調了早期的可行性和探索。“過去，PCB設計只是敷衍了事。”新思科技（Synopsys）產品管理總監Keith Lanier表示，“從事系統架構設計的人員用電子表格程序來做。他們可能有MATLAB模型或類似的東西，並且有自己的方法從架構層面判斷系統是否能正常工作。那種日子已經一去不復返了。我們擁有更好的工具，能夠儘早進行研究，並擁有具有物理感知能力的功能架構設計。關鍵在於，即使在編寫任何一行RTL代碼之前，你也必須開始考慮需要應用於系統的工作負載。你需要使用功能架構來驅動物理架構，然後將物理數據反饋回來，以便儘早調整功能架構。”

Chiplet的優勢之一是它們可以用來調整設計以適應特定的用例和工作負載。但對於依賴標準化Chiplet的主流應用而言，這種靈活性和定製化程度將取決於Chiplet標準的制定嚴格程度。

“與汽車或工業應用相比，數據中心對Chiplet系統的要求有所不同。”弗勞恩霍夫IIS/EAS高效電子部門負責人Andy Heinig表示，“汽車和工業應用不需要達到最高的能效，而數據中心則需要非常高的能效。但像BoW和UCIe這樣的協議效率不夠高。因此，如果自行實施，效率會更高，因為你無需支持不必要的功能。從數據中心的角度來看，這是一個大問題。”

Chiplet旨在實現最高的性能或效率，而非與目標應用之外的設備實現互操作性。但市場上的其他公司通常希望Chiplet具有互操作性且經濟高效，這使得他們在功耗和性能方面處於劣勢。

Andy Heinig表示：“目前看來，尤其是在UCIe方面的開發最終會導致IP價格高昂。他們必須支持許多模式。對於某些更高的通信層，如果你認為可以在UCIe上使用PCIe，那麼就需要PCIe IP，而這非常昂貴。這使得整個通信IP非常昂貴，這就是我們目前看到的。我們最初預計die-to-die接口的成本會很低，以便每個人都可以使用，但現在IP價格非常昂貴，這使得工業應用很難使用。汽車行業也是如此，因為汽車行業非常注重成本，會認真考慮IP是否從成本角度滿足其需求。”

BoW的成本可能更低，但它缺乏UCIe那樣的互操作性廣度。“我們目前認為這是一個先有雞還是先有蛋的問題。”Andy Heinig說，“我們需要更多原型演示，才能弄清楚哪些是真正必要的，因為有些開發還是PPT，有些人只是寫下了對未來的期望，但並沒有真正從清晰的應用角度出發。我們在其他協議上也看到過這種情況。它們是一步一步、一代一代地開發出來的，只加入了必要的內容。而我們的感覺是，標準中幾乎包含了所有東西，之後再進行梳理非常困難。”

對於Chiplet來說，選擇協議是一項重要的決定。“UCIe有針對電路板的協議，即使Chiplet彼此靠近（即使距離只有4~5毫米），如果想要高速通信，芯片之間的連接線仍然很大。”Ansys產品營銷總監Marc Swinnen表示，“我們看到UCIe似乎是最常用的協議，但BoW和其他一些協議也在使用。EDA供應商開始推出專門針對這些設計的UCIe開發/實用程序套件。但專有協議（例如英偉達的NVLink）仍在使用，它們是整個Chiplet生態系統設計的重要組成部分。”

現在的一大挑戰是一開始就權衡儘可能多的利弊，然後制定一個針對特定應用所需的優化計劃。

Ansys產品管理總監Suhail Saif表示：“業內從事這些設計的客戶和用戶一直在進行權衡。這是每天都要做的事情。他們希望找到一個最佳平衡點，既不會在性能和容量上做出過多妥協，也不會在功耗上過度優化，同時又能控制功耗範圍，以免給系統的其他部分帶來負擔。這是一個持續的挑戰，即使是業內的功耗優化解決方案，也始終需要在優化不足和過度優化之間保持微妙的平衡。EDA解決方案能夠為設計團隊提供大幅提升功耗的建議，但它們缺乏巧妙地分析功耗對設計性能或功能影響的能力，因為它們實際上只關注功耗這一單一指標。這始終是一個挑戰。”

Chiplet的靈活性

Chiplet的一大吸引力在於它能為設計團隊提供極大的靈活性。無需重新設計整個多芯片設計，即可輕鬆更換Chiplet，這對於縮短產品上市時間並針對特定工作負載和應用而言是巨大的優勢，但到目前為止，這種能力僅限於少數芯片製造商。

“微處理器公司確實利用了可重複使用部件所帶來的靈活性。”Ansys的Marc Swinnen說道，系統有些部分他們無需在不同產品之間重新設計，因為它們的功能相同。他們只需將相同的芯片集成到一起即可。這適用於多CPU版本。你可以擁有8、12或24 CPU版本，只需添加更多Chiplet即可。可重用性是其中很重要的一部分，它在產品設計中提供的靈活性無疑正是他們充分利用的優勢。因此，他們非常重視確保其儘可能地可重複使用。但始終存在一個權衡：是從一開始就完全定製還是重複使用？以蘋果為例，他們擁有Arm的許可證，但他們不採用Arm預先設計的Arm公版架構版本。他們自己設計並進行最大程度的優化。但大多數人最好還是採用Arm優化過的軟核。這始終是一個權衡。你隨時可以將其推向極限並重新設計。“為了獲得極致的優化速度，你可以自己動手，但這樣做是否值得你投入時間和精力，從而獲得更高的收益？或者，即使可重複使用的芯片需要一定的成本，你還是選擇重複使用芯片更好？”

除了性能和功耗之外，其他關注點還包括可靠性和安全性。“說到可靠性，可以看看USB接口。”Marc Swinnen說道，“沒有人會自己設計USB。USB的設計是經過安全測試的，而且你也知道你不想冒險通過所有可能的排列組合來驗證自己的設計。採用現有的設計更安全，因為你知道它有效。Chiplet市場在概念上與IP市場並沒有本質區別。細節更複雜，需要考慮的問題也更多，但我認為我們沒有理由像克服IP那樣克服這些問題。我們轉向IP的原因仍然適用於Chiplet。”

然而，需要多少個Chiplet標準尚不清楚。“這肯定正在全面討論和開發中，”Marc Swinnen說，“新標準必須比現在更豐富。有信號接口標準。還必須有一個熱標準，而IP塊以前從未有過這樣的標準。還必須有一個機械軌道標準。還有厚度標準。你看，即使是今天的2.5D堆棧，有些芯片比其他芯片厚，他們必須在它們上面放置小型虛擬硅片，才能形成一個光滑的表面，方便散熱器連接。因此，與常規IP相比，需要標準化的問題更多，但這只是相同原則的延續，只是涉及更多物理知識。”

後續Chiplet會怎樣發展？

短期內，可以解決一些容易實現的難題，以推動Chiplet方法的發展，包括安全性、測試、功耗和時鐘。長期問題在於弄清楚不同的Chiplet如何相互作用。

西門子EDA中央工程解決方案總監Pratyush Kamal表示：“對於其中一些，你必須讓Chiplet更加自主。最終，Chiplet與傳統芯片定義之間的界限將會模糊。我們往往會自欺欺人地認為Chiplet是一個需要先進封裝的實體，需要與另一個Chiplet緊密集成。但Chiplet也可以獨立於封裝之外。在我看來，今天的芯片設計為獨立工作。一旦所有底架標準化就位，未來的Chiplet就會慢慢呈現出這種樣子。我剛剛改變了‘Chiplet’的定義，使其包含兩點。第一，它需要與另一個Chiplet進行更高帶寬的接口——高於通常的帶寬。這種帶寬應與其片上性能（片上總線）相當。第二，它要麼依賴於另一個Chiplet的資源，要麼負責管理它們以及底架資源。這才是最終使其成為Chiplet的原因，因為即使我們明天進行標準化，任務仍然會由少數Chiplet（而非全部）來委託和決定，而且它的架構會有層次結構。”

這意味着在創建微架構時，可能需要為一些目前尚不存在、可在以後添加的功能做好準備。Pratyush Kamal表示：“這可能是分配額外的寄存器空間，為以後可能出現的一些應用程序定位額外的一次性可編程內存空間。一旦進入軟件層，一切都變得靈活，你可以做很多事情。但是，當芯片仍在製造或測試中時，沒有軟件加載。在設計Chiplet時要仔細思考。在沒有軟件的裸機模式下，你如何與另一個Chiplet通信？在沒有任何編程的情況下，你將如何做到這一點？這非常關鍵。”