近日，台积电联合台大、麻省理工宣布，在1nm以下芯片方面取得重大进展，研究成果已发表于Nature。
该研究首度提出利用半金属Bi作为二维材料的接触电极。它可以大幅降低电阻并提高电流，使其效能媲美硅材料，有助于半导体行业应对未来1纳米世代的挑战。
论文中写道，目前硅基半导体已经推进到5nm和3nm，单位面积容纳的晶体管数量逼近硅材料物理极限，效能无法逐年显著提升。此前，二维材料被业内寄予厚望，却始终掣肘于高电阻、低电流等问题。
据介绍，该发现是由麻省理工团队首先发现的，随后台积电将“易沉积制程”进行优化，而台大电机系暨光电所教授吴志毅团队则通过运用氦离子束微影系统（Helium-ion beam lithography）将元件通道成功缩小至纳米尺寸。
如今各大厂商都在先进制程方面积极花大功夫研究。
在月初，IBM宣布造出了全球第一颗2nm工艺的半导体芯片，使用了GAA环绕栅极晶体管技术。
核心指标方面，IBM称该2nm芯片的晶体管密度（MTr/mm2，每平方毫米多少百万颗晶体管）为333.33，几乎是台积电5nm的两倍，也比外界预估台积电3nm工艺的292.21 MTr/mm2要高。
性能方面，IBM表示他们的2nm工艺在同样的电力消耗下，其性能比当前7nm高出45%，输出同样性能则减少75%的功耗。
不过IBM量产2nm工艺的难度也不小，因为如今技术还处于实验室阶段，IBM还没有大规模生产的条件。
而在台积电这边，4月下旬的时候台积电更新了其制程工艺路线图，称其4纳米工艺芯片将在2021年底进入“风险生产”阶段，并于2022年实现量产；3纳米产品预计在2022年下半年投产， 2纳米工艺正在开发中。
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-