“本文原创，禁止抄袭，违者必究”
由于全球芯片紧缺问题，这两年来，很多地区都将目光聚焦于半导体产业，我国的芯片制造问题更是凸显了出来，事实上，“缺芯少魂”在很长一段时间以来一直是我国高科技产业十分头疼的问题。
在半导体领域，我国本身就入局较晚，不管是在工艺制程方面还是在关键设备方面可以说都是完全不占优势的。尤其是在老美接连修改了“芯片规则”之后，我国的半导体产业更是进入了相当一段时间的停滞期。
自从我国在科技领域不断实现突破之后，老美便牵头与其他一些西方地区签订了“瓦森纳协议”，规定最先进的工艺不得向我国提供。“芯片规则”也在这范围内，在老美的全面技术限制下，不仅我国高端芯片的供应链被切断，制造高端芯片所需的EUV光刻机也无法获得。
国内半导体领域已实现多方面突破
在此情况下，在国家的呼吁和扶持下，众多企业和机构开始了国产芯片的自研路程，如今也有了多方面的突破。我国已经掌握了28nm以上成熟工艺制程，能实现28nm、14nm制程的批量生产，良品率也已经可以与国际一流水平比肩。在一定程度上实现了自给自足。
此外，在芯片设计方面，我国优秀的厂商也很多，如华为的海思麒麟芯片大家都知道，包括阿里平头哥、紫光展锐、壁仞等等都能设计出7nm制程以上的芯片。
在光刻胶等原材料上，南大光电已成功研发出可进入到7nm生产线的ArF光刻胶。中微半导体生产的刻蚀机更是达到国际领先水平，实现了从65nm到5nm技术工艺的全面覆盖，并拿下了台积电的订单。台积电的5nm产线上用的就是中微半导体的刻蚀机。
在芯片制程工艺上，中芯国际也已经成功掌握7nm工艺技术，目前已经进行风险试产。
国产芯片再传新突破
近日国产芯片再次传来了好消息，在半导体技术大会CSTIC 2022上，我国半导体企业芯盟科技(ICLeague) CEO洪沨宣布芯盟科技基于HITOC（Heterogeneous Integration Technology on Chip）技术研发出3D 4F DRAM架构。
芯盟科技创立于2018年，可以说是我国半导体企业的新秀，芯盟科技总裁洪于毕业于美地区北卡罗莱纳州立大学，主修材料科学与工程。曾就职于英特尔、中芯国际、恩智浦、吉塔等知名企业，其他核心高管成员也具有高学历和丰富的半导体行业背景。
DRAM 技术发展到 10nm 制程以下就必须要用到 ASML 的EUV 光刻机似乎已经成为了共识，如SK 海力士、三星、美光等国际大厂都在其10nm节点上引入了EUV光刻机。
但芯盟科技的这项技术能够实现无需用到EUV光刻机便能生产出DRAM芯片，此外还不需要多重图形曝光SAQP（Self-Aligned Quadruple Patterning）步骤，这可以将成本大幅度降低。
Hitoc意为异质集成技术，是一种使用先进混合键合工艺将不同类型的芯片或晶粒上下对齐的方式，制造出三维异构单芯片。
在两年前芯盟科技在Sunrise中使用的就是Hitoc技术，Sunrise是一种集成了内存计算的人工智能芯片。
3D HITOC 4F2 DRAM 有何优势
而这次的3D 4f DRAM芯片，它的优势一个有5点。
首先是它具有较低的字线延迟，能让高频率 DRAM 设计更加简单；其次位线电容也更低，它能降低 CMOS 设计的难度，提升感应冗余度；此外它不受Array工艺制程的限制，可以有更大的发挥空间，因为CMOS 是独立在一片晶圆上设计的。
再者它制造成本更低，相较于传统 DRAM，3D HITOC 4F2 DRAM 架构的单个 Array 晶体管面积减少了 33%，在制程上也能够与当前的芯片制程兼容，减少了双重曝光的次数，成本自然也就降下来了。
最后一点，HITOC DRAM 架构相对于传统技术来说拥有更好的技术延展性。传统 DRAM 在大尺寸微缩的同时，无可避免的SN电容值下降会过快，这也是造成它设计难度增加的主要原因。
而HITOC DRAM 架构设计无论是在高K介质的K值要求上还是SN 制程复杂度上都要更低，所以它的微缩空间是会更大的。
写在最后
对于我国半导体产业的现状来说，这将是一个很好的突破点，因为它不需要用到光刻机，避开了技术壁垒。但目前的问题是，尚不清楚运用该技术制造出来的芯片能对标国际上的哪一档水平。
但无论如何，有进步总是好的，原地踏步就等于退步，但哪怕是一点点的进步，那也是意义非凡的，这意味着我国在半导体领域又冲破了一层桎梏。
对此大家有何见解呢，欢迎在评论区留下您的观点。
-
-
-
-
-
-
-
-
-
-