自2003年推出以來，PCIe（Peripheral Component Interconnect Express）作為高速串列計算機擴展匯流排標準，已經成為AI伺服器和PC中不可或缺的介面。它主要用於連接主板與各種硬體設備，如GPU、顯卡、固態硬碟（SSD）、網卡等，為現代計算提供了關鍵支持。
2.PCIe 連接器的技術演進
自從2003年首次亮相，PCIe規範已經進化到第七代（PCIe 7.0）。每一代的進步都以帶寬翻倍為目標，並確保向下兼容性。以下是幾個關鍵版本的對比：
- PCIe 3.0（2010年）
- ：8 GT/s，x16配置下提供32 GB/s單向帶寬。
- PCIe 4.0（2017年）
- ：16 GT/s，x16配置下實現64 GB/s單向帶寬。
- PCIe 5.0（2019年）
- ：32 GT/s，x16配置下提供128 GB/s單向帶寬。
- PCIe 6.0（2022年）
- ：64 GT/s，採用PAM4調製技術，x16雙向帶寬達到256 GB/s。
- PCIe 7.0（2024年發布草案）
- ：128 GT/s，繼續使用PAM4技術，x16雙向帶寬高達512 GB/s。
儘管大多數消費者尚未完全過渡到PCIe 5.0，但由於AI伺服器對性能的迫切需求，推動了PCIe技術的快速迭代。
3.PCIe 7.0 部分SI參數變化
- PCIe 7.0規範的0.7版本現已向成員開放審查，由於部分內容暫時不能非官方的發布，我們僅能從已經發布的非官方平台搜尋給各位參考
- 頻率翻倍
工作頻率由PCIe 6.0的32GHz提升至64GHz。
- 損耗不變
頻率提升一倍，而損耗維持在PCIe 6.0的-32dB。
- 回波損耗
回波損耗的要求還是蠻高的，如下圖所示：
- 串擾參數
以上內容隨著版本的持續更新，可能還會變化，僅供大家參考交流。
3.PCIe 7.0核心特性
- 帶寬增加
- ：在x16配置下，雙向帶寬可達512 GB/s；而在x4配置下，單向帶寬為64 GB/s，非常適合高性能AI伺服器應用。
- 信號調製技術
- ：延續了PCIe 6.0中的PAM4技術，通過結合1b/1b FLIT編碼和前向糾錯（FEC），增強了數據傳輸密度和可靠性。
- 能效與可靠性優化
- ：通過優化信道參數和低延遲設計提高了能源效率。
- 應用場景擴展
- ：主要服務於大規模數據中心的需求，包括AI訓練、800G乙太網和量子計算等；消費級市場短期內對此類高性能需求有限。
- 光學連接探索
- ：PCI-SIG成立了專門的工作組研究基於光通信的PCIe介面，Cadence已展示了初步原型，但尚未正式納入PCIe 7.0規範。
4.PCIe 7.0的研發與落地進程
目前，PCIe 7.0規範草案已於2024年發布，功能凍結，預計2025年底將發布正式規範。首批商用產品，例如AI伺服器，可能在2025年內上市，而消費級產品的普及則需要更長時間。PCIe 7.0定稿，帶寬大幅提升，2025年下半年啟幕！
總結
PCIe 7.0標準的推出代表了高速互連技術的重要進步，特別適用於數據密集型應用。雖然消費級市場的廣泛採用還需時日，但它在專業領域的潛力（比如AI訓練和實時數據分析）無疑將促進下一代計算架構的發展。未來，隨著光學連接技術的成熟，PCIe有望在帶寬和能效方面取得更大的突破.
-
-
-
-
-
-
-
-
-
-