AMD 600系晶元組展現新的設計思路：推動多晶元戰略，進一步降低成本

AMD在Computex 2022上介紹了即將到來的Zen 4架構Ryzen 7000系列處理器，以及對應的AM5平台，包括了X670E、X670和B650三款晶元組。AMD目前600系列晶元組的這種設計和布局，與以往在消費級平台上所看到的情況有所不同。

近日，Angstronomics發表了一篇文章，詳細敘述了AMD 600系列晶元組的設計思路和特點。

AMD在進入DDR5時代後，客戶端平台一開始將完全依賴第三方供應商設計的晶元組，據稱分別來自於祥碩科技（ASMedia）和聯發科（MediaTek）。不過目前似乎完全集中在祥碩科技，不確定聯發科是否會參與，或者什麼時候開始提供相關設計。

AM5平台的600系列晶元組被稱為Promontory 21（PROM21），會有三種配置：

• 低端 - 大概率是A620，閹割的單個PROM21晶元。

• 中端 - B650，單個PROM21晶元。

• 高端 - X670，兩個PROM21晶元。

A620會在稍後登場，或許是在等待AM5平台上的APU。高端X670採用了兩個獨立的晶元，以串聯方式連接，CPU連接到第一個PROM21晶元，然後第二個PROM21晶元再與第一個PROM21晶元相連。

單個PROM21晶元（B650）的規格為：

• 19x19 mm FCBGA封裝

• 最大功耗7W

• 一條PCIe 4.0 x4上行到host

• 兩條PCIe 4.0 x4下行鏈路控制器（共8個通道）

• 四個PCIe 3.0 x1 / SATAIII 6 Gbps埠靈活分配（4L PCIe + 2x SATA或2L PCIe + 4x SATA）

• 六個USB 3.2 Gen 2 10 Gbps埠（其中兩個埠可以融合成為一個USB 3.2 Gen 2x2 20Gbps埠，其餘四個10Gbps USB埠）

• 六個USB 2.0埠

一塊B650主板的典型配置是一個PCIe 4.0 x4留給M.2 NVMe SSD，剩餘的PCIe 4.0再分配給Wi-Fi、2.5G乙太網和PCIe x1擴展槽。如果是A620晶元組，則會禁用一條下行PCIe 4.0 x4鏈路，意味著沒有了PCIe 4.0 x4 M.2插槽。

兩個PROM21晶元（X670）的規格為：

• 19x19 mm FCBGA封裝

• 最大功耗7W x2

• 一條PCIe 4.0 x4上行到host

• 三條PCIe 4.0 x4下行鏈路控制器（共12個通道）

• 八個PCIe 3.0 x1 / SATAIII 6 Gbps埠靈活分配（4L PCIe + 4x SATA或2L PCIe + 6x SATA）

• 十二個USB 3.2 Gen 2 10 Gbps埠（其中四個埠可以融合成為一個USB 3.2 Gen 2x2 20Gbps埠，其餘八個10Gbps USB埠）

• 十二個USB 2.0埠

Wi-Fi和2.5G乙太網可以連接PCIe 3.0通道，為M.2設備和其他PCIe擴展槽釋放12個PCIe 4.0通道。

AMD在X670系列晶元組上採用的串流解決方案，可以大大降低設計成本，祥碩科技只需要設計一款晶元組，就可以同時為AMD不同定位的主板提供對應的擴展介面和功能。從經濟層面來說，只生產銷量最多的一款中端晶元組，就能取代以往專門針對高端市場更大、更貴的解決方案，也更具成本效益。

主板上分開放置兩個PROM21晶元還有其他兩個好處。一個是有利於散熱，使得主板不需要被迫採用主動散熱方式，減少了一些可能的故障和降低了成本。另外一個是第一個PROM21晶元可充當信號中繼器，不需要額外的信號重定時器，以便PCIe信號到達主板較遠的位置，一定程度上也能降低成本。

不過X670系列晶元組的雙晶元設計也不是沒有壞處的，比如會增加系統的複雜性、可能存在設備爭用帶寬的情況、分拆通道本身就存在更高風險、帶來了更多的故障點等，不過在實際使用中，這些問題應該不會影響到絕大多數用戶。在Angstronomics看來，AMD延續了2017年以來EPYC 7001系列CPU開始的多晶元思路，在相同擴展性下帶來更大的成本優勢，使其將類似的設計方法引入到晶元組上。