一、對外介面處的整改方法
對於USB介面的整改方法：在USB的信號線D+，D-可增加一個ESD晶元（如SRV05-4），電源線上增加一個TVS二極體保護，防止干擾。
二、在PCB布局上的一些建議
對於電源布局的整改，如圖1所示：
1、DCDC電源布局，在電壓輸出端經過電感，旁路電容和儲能電容的布局如上圖，旁路電容C14、C13盡量靠近電感輸出，取電壓最好是經過電容C12後取電。目的是電路可更好濾波，減少干擾。
2、所有通過電源線、信號線上的高頻旁路電容都盡量就近接地，以減小進入電路系統的ESD大電流，起到更好的吸收干擾的作用。
3、複位線、恢復出廠信號線要儘可能短。因為越長的走線就越難承受ESD能量，故元器件的布局儘可能湊近以減短走線長度。若實在無法避免，線的兩邊盡量有地包裹，如圖2所示。目的是減少其他信號干擾，避免受到干擾使晶元無故重啟。同時也可在電路上加電容或電阻，可增大內阻，防止過大的干擾信號。
4、開關複位線布局也是同樣的原理，在電路上可加上一個π型濾波電路，如下圖圖3所示，可更好的消除外界干擾，防止晶元重置。
5、給晶元供電，電源走線盡量是先通過電容再流向晶元，對晶元起到保護作用。如圖4所示。
6、地線鋪銅盡量避免直角。盡量使用拐角大於90°，直角尖會產生干擾，會導致放電路徑不一致。如圖5所示。
7、通訊線先經過保護器件，再經過防雷管放電，防雷管就近接地，再經過TVS放電。線盡量短，迴路儘可能小，可快速消除干擾信號。在地線上加上Y電容，可快速放電，消除靜電。
8、MUC和其他晶元可以分開取電，避免相互干擾，可在電路上加LC濾波電路。電路如圖所示：
9、也可使用多層板。多層板可大大改善系統抵抗ESD放電的能力。將第一層接地平面儘可能靠近信號走線層，可使用ESD瞬態放電在到達走線時能很快抵消。
10、加隔離。電氣隔離也是抑制靜電放電衝擊的一種方法。在PCB上加隔離晶元或者光耦、變壓器等，以及結合截止隔離和屏蔽可以很好抑制靜電放電衝擊。
總的來說，關於防止ESD靜電干擾的設計，電源平面、接地平面和信號線的布局是PCB ESD防護設計的重要措施之一。
