台積電竹南先進封測強大產能 傳華為海思首波合作對象

作者：DIGITIMES何致中

全球晶圓代工龍頭台積電次代先進封裝布局再進一步，持續替摩爾定律「延壽」。供應鏈更傳出，近期華為旗下海思列入首波合作業者，竹南先進封裝新廠未來可望提供產能支援，台積電發言體系則不對特定產品與客戶做出公開評論。

日前，台積電竹南先進封測廠建廠計劃已經展開環評，而熟悉半導體先進封裝業者表示，台積電近期陸續研發並推動植基於2.5D/3D IC封裝製程延伸之新技術，更講究「彈性」與「異質整合」，更往類似於系統級封裝(SiP)概念靠攏。

台積電所提出的系統級整合芯片(System-On-Integrated-Chips)技術，將配合WoW(Wafer-on-wafer)與CoW(Chip-on-wafer)製程，替芯片業者提供更能夠容許各種設計組合的服務，特別能夠結合高頻寬存儲器(HBM)。

台積電日前已經一口氣發表多項先進封裝技術，包括SoICs、WoW等。供應鏈傳出，已經站穩智能手機品牌前段班、同時對於採用最新技術不落人後的華為，旗下IC設計海思持續爭取採用台積電先進晶圓製造、先進封裝製程，率先導入WoW封裝、結合HBM的高端芯片，該芯片以晶圓堆疊方式封裝，也援用了植基於2.5D IC的TSV(硅穿孔)概念。由於華為可望帶來未來的廣大量能，加上結合高效運算、人工智能的整合型芯片發展是全球趨勢，竹南新廠的立相當有可能讓台積電有更強大的產能支援。不過，台積電等相關業者並不對市場傳言、特定產品與進度做出評論。

事實上，熟悉台積電先進封裝人士表示，台積電所提出的SoICs概念，根植於台積電先前發展從wafer端延伸的2.5D/3D IC封裝製程CoWoS(Chip-on-Wafer-on-Substrate)與後期發表的WoW封裝，SoICs特別又倚重於CoW(Chip-On-Wafer)設計，主要希望能夠透過10納米或以下先進制程領域的導線技術，連結兩顆一樣晶粒尺寸(Die size)的裸芯片，如此一來，對於芯片業者來說，採用的硅智財(IP)都已經認證過一輪，生產上可以更成熟，良率也更提升，也可以導入存儲器應用。

當然，台積電已經在晶圓製造端具有9成以上的高良率，但封裝部分的挑戰，就在於兩邊連結後，良率相對將下滑至81%左右，然而這卻是現行或是未來系統單芯片(SoC)必須整合進更多功能，在微縮上難度越來越高，亦即物理極限漸漸來到下，可以用先進封裝方式替摩爾定律「延壽」的重大技術進展。

市場也傳出，台積電內部有意持續擴充先進封裝戰力，竹南廠相當有機會成為新的先進封測基地之一，目前台積電先進封裝如InFO、CoWoS多在龍潭廠，專業晶圓測試(CP)則聚集在7廠，目前台積電先進封測廠分佈於竹科、中科、南科、龍潭等地區。

台積電持續強化從晶圓端(Wafer-Level)延伸的先進封裝布局。熟悉IC封測業者表示，就以奪下NVIDIA、AMD、Google等龍頭大廠高端人工智能(AI)、高效運算(HPC)芯片的CoWoS封裝製程來說，據估計，台積電CoWoS月產能已經從以往的70K擴充到200K(20萬片)，這已經幾乎比幾大委外封測代工(OSAT)業者的總和還來的高，估計日月光投控旗下日月光半導體2.5D/3D IC封裝月產能約2萬~3萬片、矽品約10萬~12萬片，艾克爾(Amkor)韓國廠僅約2萬~3萬片。

半導體相關業者表示，在先進封裝領域，台積電的腳步確實走的相當快速，從CoWoS鎖定量少質精的極高端芯片，從2.5D技術延伸的InFO(整合型晶圓級扇出封裝)，則已經因為幫助台積電穩固蘋果(Apple)AP訂單而聲名大噪。

台積電以先進晶圓製造製程綁定先進封裝，主打「鑽石級客戶」整合服務，力道將持續加強，如12/10/7納米芯片綁定CoWoS或InFO封裝拿下美系龍頭業者訂單的前例，也因此一線芯片大廠極高端芯片產品領域，台積電對於其他OSAT業者接單上確實有一定程度的排擠。不過，換個角度來看，台積電作為領頭羊，回過頭來進一步帶動全球半導體業先進封裝技術持續演進，中長期觀察，仍對於整體半導體產業有着正面推力。